1.13. Програмувальний контролер
паралельного інтерфейсу
Основним напрямком зниження вартості МПСК є масовий випуск плат, що
можливо тоді, коли плата МПСК є універсальною – придатною для застосування в
як можна більшому числі систем автоматики. Плати спеціалізовані коштують у кі-
лька разів дорожче плат універсальних, тому що висока вартість проектування
принципових електричних схем спеціалізованих МПСК і проектування друкова-
них плат під такі схеми.
Принцип програмного керування робить МПСК універсальною в застосу-
ваннях, тому що алгоритм роботи реалізується не на рівні схем, а на рівні команд,
оформлених у програми. У розглянутих вище схемах ядро МПСК - мікроЕОМ - є
незмінною частиною принципової електричної схеми плати МПСК і задовольняє
вимозі універсальності плати. Елементи схеми інтерфейсу є змінюваною частиною
плати МПСК. Апаратна частина інтерфейсу складається з ІМС різного рівня інтег-
рації і служить для забезпечення введення і виводу інформації МП.
Якщо число каналів введення/виводу інформації не перевищує декількох со-
тень, то задача створення цілком універсальної плати в апаратній частині вирішу-
ється при використанні для введення/виводу ІМС програмувального паралельного
інтерфейсу (ППІ, PPI) типу КР580ВВ55 (рис.1.6).
ППІ являє собою ІМС з великою кількістю каналів введення/виводу, причо-
му кількість каналів, що працюють на введення і вивід, установлюється програм-
но. При впаяних у плату ІМС ППІ плата МПСК в апаратній частині стає універса-
льною, тому що варіанти використання ІМС ППІ на введення чи вивід визнача-
ються програмою, що прошита у ПЗП.
ППІ КР580ВВ55 (рис.1.39) має три
8-розрядних порти введення/виводу - РА,
РВ і РС. Порти РА і РВ можуть настрою-
ватися цілком або на введення, або на
вивід. Порт РС розбивається на дві час-
тини, кожна з яких незалежно одна від
одної може працювати на чи введення,
чи на вивід. Порт РА тристабільний.
7 варіантів настроювання ППІ на
введення і вивід приведені на рис.1.41.
53
В операціях настроювання ППІ ви-
користовуються об'єднання портів у гру-
пи А и В.
Четвертий 8-розрядний порт є ши-
ною даних D7…D0 ППІ. Цей порт три-
стабільний.
Є 6 вхідних керуючих сигналів:
читання
RD , запису WR , скидання
RES, вибору кристала
CS й адресації
портів РА, РВ, РС ППІ і регістра керую-
чого слова (РКС) за допомогою двох біт
А1 і А0 ША. Адресація провадиться від-
повідно до рис.1.40.
Рис.1.39. Функціональна схема
ППІ типу КР580ВВ55
Буфер
ШД
Порт В
Порт С
Порт С
Порт А
Блок
керу-
вання
D7...0
RD
WR
A1
A0
RES
CS
PA7...0
PB7...0
PC3...0
PC7...4
Група А
Група В
РКС
Рис.1.40. Адреси портів та РКС
А0 Елемент ППІ, що адресується
0 1 Порт РВ (запис і читання байтами)
1 0 Порт РС (запис і читання байтами)
0 0 Порт РА (запис і читання байтами)
1 1
А1
РКС і порт РС у режимі запису бітами