После семейства МАХ 7000, принадлежащего ко второму поколению CPLD, фирма Altera
выпустила семейство третьего поколения МАХ 9000. Между обоими семействами много
общего, но третьему поколению присущи и
420
новые свойства: интерфейс JTAG, программирование в системе ISP без применения
повышенных напряжений и др.
Развитие архитектур СБИС ПЛ идет по пути создания комбинированных структур,
сочетающих достоинства FPGA и CPLD. Так, например, фирма Altera выпустила
семейство FLEX 8000 (Flexible Logic Element MatriX) и позднее FLEX 10K с триггерной
памятью конфигурации.
Интерфейс JTAG и периферийное сканирование
Термином JTAG обозначают совокупность средств и операций, позволяющих проводить
тестирование БИС/СБИС без физического доступа к каждому ее выводу. Аббревиатура
JTAG возникла по наименованию разработчика - объединенной группы по тестам Joint
Test Action Group. Термином "периферийное сканирование" (ПС) или по-английски
Boundary Scan Testing (BST) называют тестирование по JTAG стандарту (IEEE Std 1149.1).
Такое тестирование возможно только для микросхем, внутри которых
439
имеется набор специальных элементов - ячеек периферийного сканирования (ячеек ПС), в
английской терминологии BSC (Boundary Scan Cells) и схем управления их работой.
Ячейки BSC размещены между каждым внешним выводом микросхемы и схемами
кристалла, образующими само проверяемое устройство. Все большее число современных
микросхем снабжается интерфейсом JTAG, т. е. возможностями периферийного
сканирования.
Основная концепция периферийного сканирования иллюстрируется рис. 8.24, a. Ячейки
сканирования BSC могут работать в разных режимах. В рабочем режиме они просто
пропускают сигналы через себя слева направо и не изменяют функционирования
устройства. При этом для выходов обычного логического типа нужна одна BSC, для
выходов с третьим состоянием - две (вторая для выработки сигнала управления буфером),
для двунаправленных выводов - три, что видно из рис. 8.24, а. Входные сигналы проходят
через ячейки BSC прямо к соответствующим точкам основных схем кристалла.
В режиме тестирования пропуск сигналов через ячейки прекращается, а сами они,
соединяясь последовательно, образуют сдвигающий регистр, обладающий также
некоторыми дополнительными функциями. В такой сдвигающий регистр со входа данных
тестирования может быть введен тестовый код для подачи на входные точки основной
схемы кристалла. Результат, который выработает основная схема, загружается в ячейки