Разнесенная архитектура (Decoupled)
Принцип: Используется естественный параллелизм вычисления выражений.
Под выражением понимается совокупность операндов, разделенных одноместными
и двуместными операторами. Каждая операция ассоциируется с командой. Имеется
проблема, связанная со следующим: содержимое ячейки памяти надо доставить к месту
выполнения операции. Для получения значения операнда используются механизмы
преобразования логического адреса в физический, которые требуют времени для
выполнения
.
А - регистры Е - регистры
АЕ
АЕ
EA
AW AR
A
C
R
E
C
ОП
где
A
C
- команды А-процессора,
E
C
- команды Е-процессора.
Рис.6.26. Структурная схема процессора, имеющего разнесенную архитектуру
Процессор состоит из двух связанных подпроцессоров, каждый из которых
управляется собственным потоком команд – адресный процессор A (Address) и
исполнительный подпроцессор E (Execute).
Адресный подпроцессор A выполняет адресные вычисления и формирует
обращение к памяти по чтению/записи.
Исполнительный подпроцессор E выполняет операции по преобразованию данных.
Данные из ОП используются либо A- ,
либо E – процессором и помещаются в
очередь AR или AE. Когда E-процессору требуются данные, он берет их из AE-очереди.
Когда он вычисляет результат, то помещает их в очередь EA для записи в ОП. Так как A-
процессор является целочисленным процессором (вычисляет адреса операндов), то
имеется специальная очередь AW для сохранения результата вычисления.
Достоинства разнесенной архитектуры:
1) Достигается
производительность векторных процессоров за счет предвыборки из
памяти и автоматической развертки нескольких витков цикла.
2) Реализуется транзакционное чтение и запись, что позволяет частично решить
проблему взаимосвязи по управлению.
3) Архитектура позволяет расположить между процессором и ОП коммутационную
среду, что позволит легко построить многопроцессорную систему.