Аблязов В.И. Конспект лекций. Автоматизированное управление процессами и системами

Подождите немного. Документ загружается.

В последних иногда выделяют квазидвунаправленные, в которых

обеспечение режима ввода возможно только после предварительной записи в

соответствующие разряды порта значения логической "1".

На рисунке 6 показаны примеры типового подключения логических и

исполнительных устройств к выходам порта микроконтроллера,

осуществляющего выдачу цифровых (логических) не силовых сигналов.

Поскольку в микроконтроллерах (ОЭВМ) нагрузочная способность

выходов небольшая, то непосредственно к выходам порта обычно

подключаются только входы цифровых логических элементов или

транзисторные ключи, а мощные исполнительные устройства подключают

через развязывающие или усилительные элементы (рис.6): а) вход логического

элемента НЕ; б) единичный вход синхронного триггера; в) вход логического

Разреш

ни

а)

б)

7 6 5 4 3 0 1 2

Выходной порт УУ

T Q

в)

г)

+5В

Вперед

ДПТ

д)

+27

Рис. 6. Примеры подключения логических устройств к выходному

порту микроконтроллера.

а)

б)

СИД

в)

5В

г)

Рис. 7. Способы управления устройствами релейного типа.

элемента И-НЕ, прохождение сигнала через который проходит только при

нажатой кнопке РАЗРЕШЕНИЕ; г) включение реле через транзисторный ключ

(Логический 0 на выходе порта закрывает ключ и выключает реле, логическая 1

открывает ключ и включает реле); д) управление двигателем постоянного тока

(при единичном сигнале на первом разряде порта включается реле "Вперед" и

двигатель постоянного тока (ДПТ) начинает вращаться в одну сторону, при

единичном сигнале на нулевом разряде порта включается реле "Назад" и ДПТ

вращается в другую сторону).

Если подключение мощных устройств к промышленным контроллерам

осуществляется непосредственно, то их подключение к портам

микроконтроллера, осуществляется через логические схемы или согласующие

устройства. Примеры подключения различных нагрузок показаны на рис. 7:

а) релейная нагрузка подключена через согласующий инвертор, причем,

обмотка реле зашунтирована диодом для исключения бросков обратных токов,

возникающих в контуре при выключении реле,

б) релейная нагрузка, подключёна к дополнительному источнику питания

отрицательной полярности через транзисторный ключ;

в) светоизлучающий диод подключен через логическую схему;

г) для включения мощного контактора использован транзисторный ключ.

Аналогичным образом осуществляется подключение различных

контролируемых или измеряемых сигналов с датчиков на вход управляющего

устройства. Например, значение логического сигнала (0 или 1) на входе

соответствующего разряда порта микроконтроллера может определяться

следующим образом: а) состоянием транзисторного ключа – "открыт" или

"закрыт" (7 разряд); б) состоянием кнопки "нажата" или "не нажата" (6 разряд);

в) значением функции логическое ИЛИ для двух переключателей по состоянию

"включено" или же логическое И по состоянию "выключено"; г) состоянием

а)

б)

в)

Кн

+5В



д)

г)

ФД

T Q

е)

7 6 5 4 3 0 1 2 Входной порт

Рис. 8. Прием логических сигналов на входы порта УУ.

фотодиода - "освещен" или "неосвещен"; д) состоянием выходов логического

элемента ИЛИ; е) состоянием триггера (рис. 8).

6. Структура процессорной команды

Считанная из памяти очередная команда поступает через

информационную шину (шина данных – ШД) в процессор, в котором

происходит ее дешифрация и выполнение.

Структурно команда состоит из двух частей: кода операции (КОП),

определяющего операцию вычислительной машины, и адресной части.

Например, в 16-разрядном машинном слове 6 разрядов может отводиться под

код операции, а 10 – под адресную часть.

Операционная часть содержит код операций, который задает вид

операций. Каждому коду операции соответствует свое содержание машинной

операции. По характеру выполняемых операций различают следующие группы

операций (команд):

- арифметические – для чисел с фиксированной и плавающей запятой;

- логические операции (И, ИЛИ и др.);

- передачи кодов;

- ввода-вывода;

- управления порядком исполнения команд;

- задания режима работы машины.

Адресная часть команды содержит информацию об адресах операндов и

результатах операций, а в некоторых случаях информацию об адресе

следующей команды. Операндами называются данные, над которыми

осуществляются действия во время выполнения команды. В команде, как

правило, содержатся не сами операнды, а информация об адресах ячеек памяти,

в которых они находятся. В адресной части

может быть одна, две или нескольких

адресных частей А1, А2 и А3.

Соответственно и команды называются

одноадресными, двухадресными или

трехадресными.

Наиболее полно всю необходимую информацию о задаваемой операции имеет 4-

адресная команда, она, кроме кода операции, содержит два адреса для указания двух

операндов, участвующих в операции, один – для указания адреса ячейки памяти, в которую

помещается результат операции и адрес следующей команды. Такое задание адреса

следующей команды, в адресной части текущей, называется принудительной, и используется

довольно редко.

Можно установить, как это принято для большинства машин, что после выполнения

данной команды, расположенной по адресу K и занимающей L ячеек, выполняется команда,

расположенная по адресу (K+L). Такой порядок выборки команд называется естественным.

Он нарушается только специальными командами (перехода). В этом случае отпадает

необходимость в 4-ом адресе, и команды будут трехадресными.

Если результат операции всегда помещается на место одного из операндов, то в этом

случае достаточно двухадресной команды.

Адресная часть

КОП

А1

А2

А3

Код

оп

рации

В одноадресной команде, подразумеваемые адреса имеют уже и результат операции и

один из операндов. Один из операндов указывается адресом в команде, а в качестве второго

используется содержимое внутреннего регистра процессора, называемого в этом случае

регистром результата или аккумулятором.

Наконец, в некоторых случаях возможно использование безадресных команд, когда

подразумеваются адреса обоих операндов и результаты операций (например, при работе со

стеком).

С точки зрения программиста наиболее естественной является трехадресная команда.

Однако из-за необходимости иметь большое число разрядов для представления адресов и

кода операций, длина трехадресной команды становится недопустимо большой. В основном

в микроконтроллерах используются двух и одноадресные команды.

7. Способы адресации

В команде следует различать понятия адресного кода и исполнительного адреса.

Адресный код - это информация об адресе операнда, содержащаяся в команде.

Исполнительный адрес - это номер ячейки памяти, к которой производится

фактически обращение. Адресный код, как правило, не совпадает с исполнительным и

определяется в зависимости от типа адресации. Существуют следующие основные способы

адресации:

1) Подразумеваемая адресация. В этом случае в команде не содержится явных

указаний об адресе, участвующего в операции операнда или адреса, по которому помещается

результат операции, но этот адрес подразумевается. Например:

 команда может содержать адреса обоих операндов, участвующих в операции и

при этом подразумевается, что результат операции помещается по адресу одного

из операндов; или

 команда указывает только адрес одного операнда, а адрес второго, который

является содержимым регистра (аккумулятора) подразумевается.

2) Непосредственная адресация. В этом случае в команде содержится не адрес

операнда, а сам операнд. При непосредственной адресации не требуется обращения к ОП для

выборки операнда. Этот способ позволяет уменьшить время выполнения программы.

3) Прямая адресация. В этом случае исполнительный адрес совпадает с адресной

частью команды. Этот способ адресации был общепринятым в первых вычислительных

машинах и продолжает применяться в современных ЭВМ в комбинации с другими

способами.

4) Относительная адресация (базирование, регистровая). В этом случае

исполнительный адрес определяется суммой адресного кода команды и некоторого числа,

называемого базовым адресом. Для хранения базовых адресов в машине могут быть

предусмотрены регистры или специально выделенные для этой цели ячейки памяти. В этом

случае в команде выделяется поле для указания номера базового регистра. Относительная

адресация позволяет при меньшей длине адресного кода команды обеспечить доступ к

большему числу ячеек памяти. Для этого число разрядов в базовом адресе выбирают таким,

чтобы можно было адресовать любую ячейку, а адресный код самой команды используют

для представления лишь смещения. Смещение и определяет положение операнда

относительно начала массива, задаваемого базовым адресом. Большей частью

исполнительный адрес при базировании образуется с помощью сумматора путем

суммирования базового адреса и смещения. Для исключения суммирования (увеличения

быстродействия) применяют способ формирования исполнительного адреса, основанного на

совмещении относительных адресов (см. рис).

Относительная адресация обеспечивает так называемую перемещаемость программ,

то есть возможность передвижения программ в памяти без изменения внутри самой

программы. Относительная адресация облегчает распределение памяти при составлении

несколькими программистами сложных программ. Каждый программист может располагать

свою часть программы в памяти, начиная с нулевого адреса. А при компоновке программы

достаточно только задать соответствующее значение базовых адресов.

5) Косвенная адресация. При косвенной адресации адресный код команды указывает

адрес ячейки памяти, в которой находится адрес операнда (или команды). Косвенная

адресация фактически адресацией адреса. На косвенную адресации, как правило, указывает

код операции команды, а в некоторых ЭВМ в команде отводится специальный разряд,

указывающий способ адресации, косвенный или нет (1 или 0).

6) Стековая адресация. Стек представляет собой группу последовательно

пронумерованных регистров (аппаратный стек) или ячеек памяти, снабженных указателем

стека, в которые автоматически при записи и считывании устанавливается номер в

последней занятой ячейке стека (вершина стека). При операции записи заносимое в стек

слово помещается в следующую по порядку свободную ячейку стека, а при считывании из

стека извлекается последнее поступившее в него слово. Таким образом, в стеке реализуется

правило: последним пришел - первым вышел (LIFO). Указанное правило при обращении к

стеку реализуется автоматически и поэтому при операции со стеком возможны безадресные

задания операндов. В этом случае команда не содержит адреса ячейки стека, но содержит

адрес или он подразумевается в ячейке памяти или регистра, откуда слово передается в стек

или куда загружается из стека.

Имеются также другие виды адресации, в основе которых лежат модификации

рассмотренных выше.

8. Организация памяти

В процессе обработки информации осуществляется тесное

взаимодействие процессора и памяти. Из памяти в процессор поступают

команды программы и операнды, над которыми производятся предусмотренные

командой операции, а из процессора в память направляются для хранения

промежуточные и конечные результаты обработки.

Функционально память представляет собой совокупность устройств,

служащих для запоминания, хранения и выдачи информации. Отдельные

устройства, входящие в эту совокупность, называют запоминающими

устройствами (ЗУ) или памятями того или иного типа.

Основными операциями в памяти являются занесение информации в

память — запись и выборка информации из памяти — считывание. Обе эти

операции называются обращением к памяти. Длина (разрядность) машинного

слова памяти может быть различной (8 бит или байт, 12 бит, 16 и др.). Обычно

она выбирается соответствующей длине команды так, чтобы команда

помещалась в одну или две ячейки памяти.

Емкость памяти определяется произведением длины машинного слова

на количество ячеек и измеряется в битах (двоичных единицах), байтах (1

байт=8 бит) или машинных словах. Часто емкость выражают числом К= 1024:

Кбит (килобит), Кслов (кило-слов) или Кбайт (килобайт). 1024 Кбайт

обозначают как 1 Мбайт (мегабайт). Структура ЗУ объемом 64К 8-разрядных

слов (в 16-ричном НЕХ-коде «FFFF») приведена на рисунке.

По способу хранения информации ЗУ традиционно делятся на

оперативные (ОЗУ), постоянные (ПЗУ), и перепрограммируемые

постоянные (ППЗУ).

 В оперативной памяти (RAM Random Access Memory - память с произвольным

доступом) считывание и запись данных может производиться по произвольному адресу. ОЗУ

служит для хранения информации, непосредственно используемой в процессе выполнения

операций процессора (данные, промежуточные и конечные результаты обработки,

программы).

 Постоянная память (ROM Read Only Memory) в рабочем режиме допускает

только считывание хранимой информации (программ или неизменных данных). В

зависимости от типа ПЗУ занесение в него информации производится или в процессе

изготовления, или в эксплуатационных условиях путем программирования с помощью

специального оборудования. ПЗУ используются для хранения неизменяемых

специализированных программ (запуска, тестирования компьютера).

ПЗУ, в отличие от ОЗУ всегда являются энергонезависимыми, то есть информация в

них не исчезает при выключении питания. В отличие от ППЗУ однократно программируемая

память, как правило, более быстродействующая и дешевая.

 Перепрограммируемая память (PROM Programmable ROM) являясь

постоянной, сохраняет возможность многократного электрического программирования

(Erasable PROM) в специальном режиме. ППЗУ бывают с ультрафиолетовым и

электрическим стиранием информации. К ППЗУ можно так называемая флеш-память.

Однако появившиеся в последнее десятилетие большое количество новых

типов памяти (флеш-памяти), во-первых, обладающих большим объемом, а во-

вторых, сохраняющих способность многократно перезаписывать информацию

и, в-третьих, достаточно долго сохранять эту информацию без питания,

позволили во многих случаях сделать подобные запоминающие устройсва

универсальными.

Адрес

HEX код

Старший

разряд

слова



Младший

разряд

слова

0 0000

10100010

1 0001

01100011

2 0010

11111111

255 00FF

FFFE

64K-1 FFFF

01010101

F F F F

256

64K

Существует три способа размещения и поиска информации в ЗУ. По

этому признаку различают адресную, ассоциативную и стековую

(магазинную) памяти.

Адресная память. В памяти с адресной организацией размещение и поиск информации

осуществляются по адресу (номеру) ячейки, в котором это слово размещается. На рисунке

показано 8-разрядное ЗУ емкостью 64К байт. Слева указан адрес ячейки памяти, а справа

записаны возможное содержание ячеек памяти и объем адресуемой памяти в зависимости от

значения HEX кода.

Ассоциативная память. В памяти этого типа поиск нужной информации производится

не по адресу, а по ее содержанию (по ассоциативному признаку). При этом поиск по

ассоциативному признаку происходит параллельно во времени для всех ячеек

запоминающего массива (но, в тоже время, как правило, последовательно по разрядам.

Стековая память, так же как и ассоциативная, является безадресной. Стековая память

можно рассматривать как совокупность ячеек, образующих одномерный массив, в котором

соседние ячейки связаны друг с другом разрядными цепями передачи слова. Запись нового

слова производится в верхнюю ячейку (ячейку 0), при этом все ранее записанные слова

(включая слово, находившееся в ячейки 0), сдвигаются вниз, в соседние ячейки большими на

1 номерами. Считывание возможно только из верхней (нулевой) ячейки памяти.

9. Структура и работа процессора

Основные части процессора (рис. 9):

ар ифм е ти к о-л огич еск ое у стр ойств о (АЛУ) - выполняет

логические и арифметические операции над данными;

Рис. 9. Структура процессора

ША

ШД

РОН

АЛУ

БУР

СТЕК

РАиК

УУ

ДКО

СчАК

ТАКТ

ПУСК

ПРЕР.

ПДП

ЧТ.(ввод)

ЗП.(вывод)

Синхр.

Подт. ПРЕР.

Подт. ПДП

управ ляю щее устр о йс тв о (УУ), иногда называемое управляющим

автоматом - вырабатывает последовательность управляющих сигналов,

инициирующих выполнение соответствующей последовательности

микроопераций, обеспечивающей реализацию текущей команды;

бл ок у прав ля ю щи х ре г ис тр ов (БУР) – для задания режимов

управления и регист р ов об ще г о н а зна чения (РОН) –"местная память" -

для временного хранения и быстрой пересылки данных и управляющей

информации;

сч е тч ик а дрес ов к оманд (СчАК) – для хранения адреса очередной

команды;

ре гис тр ад ре са и ком анд ы (РАиК) – для временного хранения

команды, включающей в себя код операции и адресную часть;

СТ Е К – для сохранения результатов выполнения команды и адреса

возврата текущей программы, в случае ее прерывания более приоритетной

программой.

В состав процессора также входят другие блоки:

интер фейс п р оце сс ора - организует обмен информацией процессора

с оперативной памятью и защиту участков ОП от недозволенных данной

программой обращений, а также связь процессора с периферийными

устройствами и внешним оборудованием;

бл ок контроля правильности работы и д иагнос ти ки - служит для

обнаружения сбоев и отказов в аппаратуре процессора, восстановления работы

программы после сбоев и поиска места неисправности при отказах и др.

В соответствии с заданным алгоритмом счетчик адресов команды

(СчАК), называемый также программным счетчиком (PC Program Counter)

задает через адресную шину (ША) адрес очередной команды в памяти

программ. Программный счетчик по мере выполнения команд, переходит от

одной ячейки к другой в той области памяти, где хранится программа,

обеспечивая, таким образом, реализацию системой в целом той

последовательности действий, какая задана программой. Если программой

предусмотрено выполнение команд не в том порядке, в каком следуют ячейки

памяти, а в зависимости от результатов отдельных операций (например,

команда "GOTO" и переходы к подпрограммам и процедурам), то содержимое

СчАК заполняется из регистра адреса и команды (РАиК) или стека.

Считанная из памяти очередная команда поступает через

информационную шину (шина данных – ШД) в процессор и заносится в

регистр адреса и команды (РаИК) для временного хранения.

Код операции этой команды поступает в дешифратор кода операции

(ДКО), а адреса операндов или непосредственно сами операнды – в регистры

общего назначения (РОН).

В ДКО происходит определение типа и содержания команды.

Для каждой команды управляющее устройство (УУ) вырабатывает

определенную последовательность управляющих сигналов. УУ осуществляет

синхронизацию работы всех устройств. В УУ поступают последовательность

импульсов от тактового генератора, стабилизированого кварцем, сигнал ПУСК,

запросы на прерывание программы (ПРЕР.) и др. Запросы на прерывание

программ ставятся УУ на ожидание и получают в УУ подтверждение после

выполнения определенных процедур.

Типичная команда процессора состоит из пяти тактов.

1. Первым шагом выбирается команда из памяти программ.

2. На втором шаге декодируется выбранный код операции.

3. На третьем шаге происходит чтение соответствующих данных через

шину передачи данных. На этом этапе могут быть считаны данные из любой

области оперативной памяти или СФР, которые отображены в пространстве

памяти данных.

4. На четвертом шаге выполняется необходимая операция.

5. На последнем шаге результат операции записывается в регистровое

пространство данных.

Естественно, команды могут занимать и меньшее число тактов

(например, 4) и большее (6, 12, 24).

При выполнении процессором нескольких программ начало выполнения

более приоритетных программ определяется запросом на прерывание.

Запросы на прерывание поступают на специальные входы процессора и,

когда на одном из них возникает активное значение сигнала, программа,

закончив выполнение текущей команды, останавливается, и процессор

начинает выполнять подпрограмму, находящуюся в памяти по определенному

адресу.

Типичными управляющими сигналами процессора на внешние

устройства являются сигналы Чтение/Запись (Чт/Зп) или Ввод/Вывод

(Вв./Выв.) обеспечивающие обращение к памяти или к портам (регистрам)

приема-выдачи. Иногда в процессоре различаются сигналы обращения к

памяти и к другим внешним устройствам.

В регистрах общего назначения обеспечивается временное хранение всех

промежуточных результатов и адресов. В частности:

из РОН на ША выдаются адреса очередных операндов;

в РОН осуществляется прием с информационной шины операндов,

участвующих в команде;

из РОН в АЛУ передаются значения операндов, над которыми

необходимо выполнить арифметическое или логическое действие с

последующей записью результата в РОН;

из РОН на ША выдаются адреса по которым происходит запись

результата операции и др.

В управляющих регистрах (БУР) отражается ход проведения различных

режимов и хранятся состояние внутренних признаков (флагов) процессора, что

позволяет изменять последовательность событий в процессе выполнения

программы.

Стек обеспечивает режим прерывания при многопрограммной работе

процессора. Если при выполнении какой-то программы приходит запрос на

прерывание от более приоритетной программы, то в стековой памяти

происходит запоминание промежуточных результатов прерванных программ и

адресов возврата. Когда программа, прервавшая выполнение менее

приоритетной программы заканчивается, эти промежуточные результаты

прерванной программы обратно переписываются их стека в РОН, а СчАК

записывается адрес возврата. Глубиной стека обычно называют максимальное

число приоритетов, в которых могут выполняться те или иные программы.

Конкретные реализации тех или иных процессоров, естественно,

существенно различаются. Обычно CPU реализуется в одной микросхеме.

Рассмотренное отражается в практических реализациях. Для

микропроцессорных ИС, 6502, Z80, 80486 и Pentium чтобы собрать микроЭВМ

нужно добавить интерфейсные ИС ввода/вывода, ОЗУ и ПЗУ, а также довольно

большое число триггеров и логических элементов, чтобы все это "склеить".

В однокристальных микроконтроллерах, например, таких как 8051

(отечественный аналог 1816ВЕ51) и 6805; одна ИС содержит (вместе с

процессором) память, устройства сопряжения ввода-вывода и даже тактовый

генератор.

Шина данных в процессорах обычно двунаправленная. Разрядность

адресной шины определяет объем непосредственно адресуемой памяти: 16

разрядов в адресе позволяют непосредственно обратиться к любой из 64К ячеек

памяти.

10. Организации прерываний

При наличии в микро-ЭВМ одного процессора в каждый конкретный

момент времени в ней выполняется только одна программа (точнее – одна

команда программы). Однако во время выполнения текущей программы внутри

машины и в связанной с ней внешней среде могут возникать события,

требующие немедленного реагирования путем начала выполнения более

приоритетных программ.

Подобное реагирование в ЭВМ (контроллерах) осуществляется одним из

двух способов:

либо состояние какого-то сигнала периодически опрашиваются и по

результату анализа ЭВМ осуществляет программное разветвление;

либо задействуется механизм прерываний, при котором, при

поступлении сигнала, называемого запросом прерывания машина прерывает

обработку текущей программы и переходит к выполнению некоторой другой

программы, специально предназначенной для данного события.

Моменты возникновения событий, требующих прерывания программ,

заранее неизвестны и поэтому не могут быть учтены при программировании.

Использование прерываний позволяет реагировать на события более

оперативно и сократить программы. Каждой программе присваивается

определенный приоритет, иными словами, она выполняется в одном из N