Лебедев А.И. Физика полупроводниковых приборов

Подождите немного. Документ загружается.

282

Гл. 4. Полевые транзисторы

Структуры кремний-на-изоляторе. Идеальным способом

устранения эффекта защелкивания в КМОП-структурах являет-

ся формирование транзисторов в тонких эпитаксиальных слоях

кремния, выращенных на изолирующих подложках. Классиче-

ским примером такой эпитаксиальной структуры может служить

кремний-на-сапфире (КНС). В структурах КНС путем травле-

ния или локального окисления удается полностью изолировать

транзисторы с каналами р- и n-типа друг от друга, а низкая ди-

электрическая проницаемость подложки позволяет существенно

уменьшить паразитные емкости и при неизменном энергопотреб-

лении почти вдвое повысить быстродействие микросхем [141].

Однако стоимость ИС, изготовленных по технологии КНС, за-

метно выше стоимости микросхем, изготовленных обычным спо-

собом, и поэтому их применение ограничивается специальны-

ми областями (например, высокая радиационная стойкость этих

микросхем позволяет использовать их в условиях повышенной

радиации в космосе).

Альтернативой дорогостоящей структуре КНС может слу-

жить структура, в которой тонкий поверхностный слой кремния

отделен от кремниевой подложки слоем окисла («захороненным»

слоем) [141]. Эту структуру не слишком правильно называют

кремний-на-изоляторе (КНИ) О.

Структуру кремний-на-изоляторе можно создать двумя способами.

Первый способ основан на использовании предложенного в середине

60-х годов метода синтеза химических соединений с помощью ионной

имплантации. В этом способе, называемом процессом SIMOX — sep-

aration by implanted oxygen, пластины кремния, нагретые до 600 °С,

подвергаются имплантации ионами кислорода с энергией 180-200 кэВ

и дозой 2 • 10

см

-2

. После отжига при 1300 °С в имплантированной

области возникает однородный слой БЮг толщиной около 0,4 мкм, на

поверхности которого располагается слой монокристаллического крем-

ния толщиной 0,2 мкм. На таких подложках в 1978 г. были созданы

первые КМОП-структуры [191], а первые промышленные процессоры

(PowerPC 750 фирмы IBM) появились в 1998 г. [192].

Другим способом создания структуры КНИ является метод

сращивания-отслаивания (технология Smart Cut). В этом методе

предварительно окисленная пластина кремния подвергается имплан-

тации ионами Н

с энергией 50 кэВ и дозой (4-8) • 10

см

-2

. После

имплантации водород находится в решетке в состоянии пересыщенного

твердого раствора, а также входит в состав вакансионно-водородных

комплексов. При нагревании до 400-600 °С в результате распада

О В зарубежной литературе для обозначения этого типа структур исполь-

зуется аббревиатура SOI (silicon on insulator).

4.2. Элементы интегральных схем на МОП-транзисторах 283

твердого раствора и комплексов в объеме пластины образуется слой

пористого кремния, заполненный газообразным водородом под высоким

давлением, по которому верхний тонкий слой кремния может быть

легко отслоен от объема пластины. Для переноса этого тонкого слоя

на пластину-подложку поступают следующим образом: подложку и

имплантированную пластину прижимают друг к другу и прогревают

при 600 °С, после чего пластины расщепляют, причем тонкий

слой остается на пластине-подложке. Затем полученная структура

подвергается термообработке при 1100°С, при которой происходит

окончательное сращивание слоев кремния по слою и одновременно

отжигаются радиационные дефекты в кремнии. Готовую структуру

КНИ получают после удаления шероховатого слоя на отщепленной

поверхности кремния.

Несмотря на то, что доза имплантации в технологии Smart Cut

намного меньше, чем в процессе SIMOX, стоимость пластин, изготав-

ливаемых по этой технологии, пока выше, чем по методу SIMOX.

Большое значение структуры КНИ связано с тем, что в

настоящее время одним из существенных препятствий на пути

создания сложных быстродействующих ИС (типа процессоров

для ЭВМ) стала проблема отвода тепла от кристалла. Например,

процессор Pentium-4 фирмы Intel с ядром Prescott, созданный

по традиционной технологии, потребляет мощность около 100 Вт

при рабочей частоте 3,2 ГГц. При этом близкий по произво-

дительности процессор PowerPC 970 фирмы IBM, изготовлен-

ный по технологии КНИ, потребляет всего 25 Вт. Возможность

значительно уменьшить энергопотребление ИС при сохранении

быстродействия (или еще больше повысить быстродействие) за

счет уменьшения паразитных емкостей стимулирует все возрас-

тающий интерес к структурам кремний-на-изоляторе [192, 193].

Уменьшение удельной емкости обедненного слоя в структу-

рах КНИ позволяет добиться почти идеальной зависимости под-

порогового тока в транзисторах (т. « 1 в формуле (4.19)) и до-

полнительно понизить напряжение питания ИС, а возможность

уменьшения толщины боковой окисной изоляции позволяет по-

чти вдвое увеличить плотность упаковки. По этим причинам

технология кремний-на-изоляторе считается весьма перспектив-

ной и предполагается, что к 2010 году около 10% кремниевых

подложек будут изготавливаться по этой технологии. В настоя-

щее время самые производительные современные 64-разрядные

процессоры PowerPC 970 фирмы IBM и процессоры Opteron и

Athlon 64 фирмы AMD изготавливаются по технологии КНИ.

Структуры BiCMOS. В конце 60-х годов у разработчиков

появилась идея объединить в одной микросхеме все лучшее,

284

Гл. 4. Полевые транзисторы

что позволяет достигнуть технология биполярных ИС и техно-

логия КМОП-структур. Первыми «гибридными» структурами,

полученными в результате такого объединения и получившими

название BiCMOS-структур (bipolar CMOS — биполярные

КМОП-структуры), были операционные усилители, которые

были разработаны фирмой RCA в 1973 г. В это время логические

КМОП ИС работали при напряжении питания 5 В и имели

разность напряжений логических уровней

С/о— i

в несколько раз

выше, чем биполярные ИС. Поэтому для уменьшения динамиче-

ской мощности рассеяния (см. с. 269) наиболее быстродействую-

щие части цифровых ИС в это время было выгоднее создавать на

основе биполярных приборов, а более медленные, но требующие

экономии энергии схемы — на КМОП-структурах.

В дальнейшем, когда в начале 90-х годов напряжение пита-

ния КМОП-ядра микросхем начало быстро снижаться, различие

между биполярными и КМОП-логическими элементами ниве-

лировалось, и в это время биполярные транзисторы начинают

все чаще применяться в периферийных узлах ИС для повыше-

ния их нагрузочной способности (выходного тока). В эти годы

по технологии BiCMOS были созданы процессоры Pentium и

PentiumPro фирмы Intel. После некоторого периода охлажде-

ния в настоящее время интерес к BiCMOS-структурам вновь

начал возрастать в связи с развитием таких приложений как

телекоммуникация и мобильная связь, которые требуют раз-

мещать на одном кристалле и быстродействующие логические

схемы (сейчас их выгоднее создавать на КМОП-структурах),

и высокочастотные устройства и аналоговые схемы (для них

лучше подходят биполярные транзисторы) (193).

и с и с б э к

тг-МОП р-МОП п-р-п-транзистор

транзистор транзистор

Рис. 4.23. Совмещение n-канальных, р-канальных МОП-транзисторов с бипо-

лярными транзисторами в структуре BiCMOS [141]

На рис. 4.23 показан фрагмент BiCMOS-структуры, на

которой одновременно размещены р- и n-канальные МОП-

4.2. Элементы интегральных схем на МОП-транзисторах 285

транзисторы и биполярный п-р-п-транзистор. Видно, что

совмещение этих транзисторов в рамках одной структуры

действительно не представляет большого труда с точки

зрения технологии изготовления ИС, поскольку их создание

основывается на одних и тех же приемах планарной технологии

(см. п. 2.8.1).

4.2.3. Энергонезависимые постоянные запоминающие

устройства на МОП-транзисторах.

Полевые транзисторы с плавающим затвором. В 1967 г.

Канг и Зи [194] показали, что если в структуру МОП-

транзистора между каналом и затвором добавить еще один

элемент — изолированный от других частей структуры

плавающий затвор, — то получится новый полупроводниковый

прибор — энергонезависимый элемент памяти, который может

сохранять записанную в него информацию (в виде заряда на

плавающем затворе) при отключении источника питания. Эта

идея лежит в основе большинства выпускаемых в настоящее

время интегральных схем репрограммируемых (перепрограмми-

руемых) постоянных запоминающих устройств (РПЗУ)

Первая конструкция МОП-транзистора с плавающим затво-

ром показана на рис. 4.24а. Перемещение заряда между под-

ложкой и плавающим затвором в ней осуществляется за счет

туннелирования электронов сквозь тонкий слой Si02 в сильном

(8-10 МВ/см) электрическом поле, создаваемом верхним (управ-

ляющим) затвором. В конструкции Канга и Зи слой диэлек-

трика между плавающим затвором и подложкой имел толщину

d\ — 50 А и из-за недостаточно высокого качества окисла,

который умели получать в то время, ток утечки затвора был

слишком велик (заряд на затворе сохранялся всего несколько

часов [194]).

Попытка увеличить толщину окисла приводила к неприемле-

мо высоким напряжениям, которые требовались для программи-

рования ячейки. Поэтому в 1971 г. Фроман-Бенчковский (195]

предложил другой подход: использовать структуру с толстым

слоем окисла и программировать ее горячими электронами,

образующимися при лавинном пробое перехода сток-подложка.

Микросхемы на таких транзисторах были выпущены фирмой

Intel в том же году и сразу же нашли широкое применение

в качестве постоянных запоминающих устройств (ПЗУ) ЭВМ.

0 В зарубежной литературе для обозначения этого типа устройств исполь-

зуется аббревиатура EPROM (erasable programmable read only memory).

286

Гл. 4. Полевые транзисторы

В отличие от выпускавшихся тогда однократно программируемых

ПЗУ, эти запоминающие устройства допускали возможность их

многократного перепрограммирования.

Рис. 4.24. Ячейка МОП-транзистора с двумя затворами, обеспечивающая воз-

можность электрического перепрограммирования (а), и ячейка с плавающим

затвором, программируемая лавинной инжекцией заряда (б)

Устройство ячейки памяти в конструкции Фромана-

Бенчковского, названной ЛИЗМОП-структурой (МОП-

транзистор с плавающим затвором и лавинной инжекцией

заряда)

), показано на рис. 4.24 6. Плавающий затвор из

поликремния отделен

от подложки из п-Si слоем окисла

толщиной d[ « 1200 А и закрыт сверху окислом толщиной

около 1 мкм. Второй (управляющий) затвор в структуре

не требуется. Пороговое напряжение такого транзистора с

каналом р-типа при нулевом заряде на плавающем затворе

(состояние логического 0) составляет V

nop

и 8 В. Для записи в

ячейку памяти логической 1 используются горячие электроны,

возникающие при лавинном пробое р-п-перехода между стоком

и подложкой, энергия которых достаточна для преодоления

потенциального барьера высотой 3,2 эВ между краями зоны

проводимости в Si и Si02- Выбранная толщина окисла такова,

что за счет термической активации и туннелирования за

10 лет хранения при температуре 125°Сзаряд на затворе

умен ьшается всего на ~30 %

[

195]. Попавший на затвор

отрицательный заряд снижает V

nop

на 10-15 В и транзистор

переходит в проводящее состояние. Характерное время записи

информации в одну ячейку памяти составляет 5 мс. Для

стирания информации (перепрограммирования) микросхему

') В зарубежной литературе для обозначения этого типа структур исполь-

зуется аббревиатура FAMOS {floating-gate avalanche-injection MOS).

4.2. Элементы интегральных схем на МОП-транзисторах

287

освещают ультрафиолетовым излучением от ртутной лампы в те-

чение нескольких минут через расположенное на поверхности

микросхемы кварцевое окно. При этом за счет фотоэмиссии

электроны с затвора переходят в подложку и все ячейки,

которые находились в состоянии логической 1, возвращаются

в состояние логического 0. Недостатками ЛИЗМОП-структур

являются: высокая продолжительность операций стирания и

записи, невозможность изменения записанной информации без

ее стирания во всей микросхеме, быстрая деградация слоя

окисла под действием ультрафиолетового излучения и горячих

электронов. Как показали исследования, последние могут не

только захватываться на дефекты в слое окисла (изменяя

nop

), но также и создавать новые дефекты. Это ограничивает

максимальное число циклов перепрограммирования ЛИЗМОП-

структур величиной ~100.

В настоящее время МОП-транзисторы с плавающим за-

твором вернулись к первоначальной конструкции ячейки (см.

рис. 4.24 а). В ней используется высококачественный окисел тол-

щиной d\ = 90-100 А, а изолирующий слой между двумя за-

творами имеет толщину около 200 А и представляет собой

композитную структуру ONO (оке ид-нитрид-оке ид)'). Эти из-

менения позволяют создать постоянное запоминающее устрой-

ство, стирание и запись информации в котором осуществляется

чисто электрическим способом (ЭППЗУ — электрически пе-

репрограммируемое ПЗУ)

). Для программирования ячейки на

верхний (управляющий) затвор подают повышенное напряже-

ние (12-20 В) и, в зависимости от его полярности, электроны

туннельным способом переходят из подложки на плавающий

затвор или в обратном направлении. Время записи логической 1

в такую ячейку памяти зависит от толщины окисла d\ и изме-

няется в пределах 1 мкс-10 мс

), а время записи логического 0

0 Использование композитной структуры ONO позволяет понизить темпе-

ратуру изготовления второго слоя диэлектрика, поскольку высокая температу-

ра отрицательно влияет на качество созданного ранее подзатворного окисла.

Кроме того, из-за высокой концентрации ловушек в S13N4 эта структура об-

ладает способностью «самозалечивания» дефектов (проколов в тонких слоях

окисла).

) В зарубежной литературе для обозначения этого типа устройств ис-

пользуются аббревиатуры EEPROM или E

PROM (electrically erasable pro-

grammable read only memory).

) Скорость записи информации в ячейку памяти можно увеличить, умень-

шая толщину окисла. Однако при этом ухудшаются время сохранения инфор-

мации и деградационная стойкость транзисторов.

288

Гл. 4. Полевые транзисторы

(стирания информации) — 10-500 мс. Важным преимуществом

микросхем ЭППЗУ по сравнению с ЛИЗМОП-структурами яв-

ляется возможность изменения информации в одной выбранной

ячейке памяти без стирания информации во всей микросхеме,

а также существенно более медленная деградация окисла (мик-

росхемы ЭППЗУ выдерживают 10

—10

циклов перепрограмми-

рования).

Исследования показали, что деградация микросхем РПЗУ при мно-

гократном перепрограммировании связана с двумя явлениями: умень-

шением разности пороговых напряжений, отвечающих уровням логи-

ческого 0 и 1, и резким возрастанием тока утечки плавающих затворов

в отдельных ячейках памяти (I96J. Причинами первого из этих из-

менений являются захват электронов на глубокие ловушки в окисле

и рождение под действием горячих носителей в объеме окисла и на

его границах с полупроводником новых ловушек. Возрастание тока

утечки в слабом электрическом поле после приложения к диэлектрику

сильного электрического поля — хорошо известное явление. Причиной

его является перемещение заряженных ионов в диэлектрике и такое

перераспределение зарядов на ловушках, при котором в диэлектрике

появляются локальные области с заметно более высокой напряжен-

ностью электрического поля. Более высокая вероятность туннелиро-

вания в этих областях и приводит к быстрому разряду плавающих

затворов. Замечено, что последнее явление выражено тем сильнее, чем

тоньше диэлектрик, и поэтому толщина подзатворного диэлектрика в

микросхемах ЭППЗУ выбирается не из условия получения заданной

величины туннельного тока утечки, а из условия получения разумного

числа циклов перепрограммирования.

Следует заметить, что деградация ячеек памяти происходит при

программировании их не только горячими электронами, но при исполь-

зовании некоторых туннельных механизмов программирования. В част-

ности, заметная деградация наблюдается при программировании ячеек

с помощью туннелирования по механизму Фаулера-Нордгейма [28],

при котором носители, туннелируя сквозь потенциальный барьер, сна-

чала попадают в зону проводимости S1O2» а затем уже на плавающий

затвор. Напротив, при прямом туннелировании между полупроводни-

ковой подложкой и поликремниевым плавающим затвором деградаци-

онные явления практически отсутствуют К сожалению, прямое тунне-

лирование проявляется только при толщине окисла менее 50 А; при

такой толщине окисла время сохранения информации на плавающем

затворе получается слишком малым для практического использования

в РПЗУ.

Примером отечественных микросхем ПЗУ с ЛИЗМОП-

структурой и ультрафиолетовым стиранием могут служить

микросхемы серий К573 и К1626, а ПЗУ с электрической

перезаписью информации — микросхемы серии К1609,

4.2. Элементы интегральных схем на МОЛ-транзисторах

289

ФлэШ'память. Транзисторы со структурой, показанной на

рис. 4.24 а, являются основой построения флэш-памяти идея

которой была предложена в работе [197], а первые микросхемы

выпущены фирмой Toshiba в 1985 г. В настоящее время этот тип

микросхем памяти практически вытеснил другие типы РПЗУ.

По объему выпуска флэш-память занимает сейчас второе место

после микросхем динамической памяти и широко используется

в вычислительной технике, цифровой фотографии, мобильных

телефонах, МРЗ-плеерах, электронных играх и т. д. [196].

Отличие флэш-памяти от рассмотренных выше традиционных

типов РПЗУ состоит в изменении схем управления и упрощении

соединений между элементами, которые позволили уменьшить

размер ячеек, увеличить плотность упаковки, а также ускорить

операцию стирания информации (наиболее медленную операцию

в традиционных ЭППЗУ), которая теперь осуществляется одно-

временно в больших блоках памяти или во всей микросхеме.

Существуют два основных способа соединения ячеек в мик-

росхемах флэш-памяти: по логике NOR и логике NAND. В мик-

росхемах с логикой NOR ячейка памяти содержит один полевой

транзистор с плавающим затвором, программирование которого

обычно осуществляется инжекцией горячих электронов, созда-

ваемых в канале транзистора при приложении между его исто-

ком и стоком высокого напряжения, а стирание — туннельным

способом (как в ЭППЗУ). При возбуждении одной из адресных

шин АШ (см. рис. 4,25а) информация о состоянии соответству-

ющего транзистора передается на общую разрядную шину РШ,

с помощью которой и реализуется логическая функция NOR

(«ИЛИ-НЕ»). Для увеличения плотности упаковки выводы ис-

токов и стоков соседних ячеек памяти объединяются попарно.

Характерное время записи в ячейку памяти составляет 10 мкс,

время стирания — сотни мс.

Микросхемы с логикой NOR характеризуются невысокой

плотностью упаковки, однако организация микросхемы допус-

кает чтение и запись с произвольным доступом. Поэтому эти

микросхемы оптимальны для хранения исполняемых компью-

терных программ. Ячейки памяти выдерживают 10

-10

циклов

перепрограмм ирова н ия.

') Название этого типа микросхем (flash EEPROM) происходит от англий-

ского выражения in a flash — в мгновение ока, которое правильно отражает

основную особенность этих ПЗУ — возможность быстрого стирания информа-

ции во всей микросхеме.

10 А.И. Лебедев

290 Гл. 4. Полевые транзисторы

тип NOR

тип NAND

/| _

ячейка

памяти

АШ

контакт

РШ

контакт

16(32)

транзист.

Рис. 4.25. Соединение ячеек памяти в микросхемах флэш-памяти с логикой

NOR и NAND. При топологическом размере 0,13 мкм размер ячеек в микро-

схемах фирмы Samsung составляет 0,3x0,6 и 0,39x0,26 мкм, соответственно

В микросхемах с логикой NAND ячейки памяти объединены

в цепочки, состоящие из 16-32 последовательно включенных

полевых транзисторов с плавающим затвором, выводы истока

и стока у которых создаются только на краях цепочек (см.

рис. 4.25 б). Отсутствие промежуточных выводов истока и стока

у транзисторов внутри цепочек позволяет заметно увеличить

плотность упаковки элементов в этих микросхемах. Поэтому

типичная емкость микросхем с логикой NAND оказывается при-

мерно на порядок выше, чем для микросхем с логикой NOR. Для

адресации заданной ячейки памяти на все адресные шины кроме

одной подается напряжение высокого уровня, соответствующие

транзисторы открываются и по разрядной шине считывается

информация о величине заряда на плавающем затворе «невы-

бранного» транзистора; таким образом в микросхеме реализуется

функция NAND («И-НЕ»). Ячейки памяти в этих микросхемах

стираются и программируются туннельным способом, поэтому

время записи в эти ячейки заметно больше (~100 мкс), чем

при программировании горячими электронами. Однако за счет

параллельной записи в ячейки памяти целой страницы данных

(4096+128 бит) скорость записи в микросхему больших объе-

мов информации оказывается даже выше, чем в микросхемах

4.2. Элементы интегральных схем на МОП-транзисторах

291

с логикой NOR, Поскольку работа микросхем с логикой NAND

основана на вводе-выводе страниц данных, в них трудно реа-

лизовать произвольный доступ к ячейкам памяти и невозмож-

на побайтная запись. Оптимальная область применения этих

микросхем — хранение массивов данных, считываемых блоками

по 512-2048 байт. Эти микросхемы выдерживают примерно на

порядок большее число циклов перепрограммирования (10

— IО

)

по сравнению с микросхемами с логикой NOR.

В последнее время появились модификации микросхем флэш-

памяти, сочетающие в себе лучшие достоинства микросхем с

логикой NOR и NAND. Устройства DiskOnChip, DiskOnModule

и карты памяти Compact Flash содержат в себе контроллер

интерфейса АТА, позволяющий непосредственно использовать

эти устройства в ЭВМ в качестве электронных аналогов жест-

ких дисков емкостью до 32 Гбайт (по состоянию на 2006 г.).

Эти устройства широко используются в переносной аппаратуре,

бортовых системах сбора и регистрации информации, отказо-

устойчивых системах автоматики, которые работают в условиях

повышенной вибрации, влажности и запыленности.

В связи с непрерывным уменьшением размеров ячеек запоминаю-

щих устройств большой интерес в настоящее время вызывает разработ-

ка новых типов таких устройств на основе квантовых точек [198], По

мере уменьшения размера плавающего затвора в РПЗУ уменьшается

число хранимых на нем электронов и возрастает зависимость длитель-

ности хранения на нем информации от качества окисла. Использование

массивов квантовых точек в качестве плавающих затворов позволя-

ет практически избавиться от этой зависимости

), Действительно, в

структурах с таким затвором утечка через дефектные места в окисле

будет влиять только на часть квантовых точек, почти не отражаясь

на работе транзистора в целом. Для уменьшения чувствительности

транзисторов к дефектам в окисле необходимо создать как можно

больше квантовых точек, изолированных друг от друга. Изоляция по

отношению к туннельному переносу заряда ^ежду точками достигается

при расстоянии между точками более 40 А. При уменьшении разме-

ра квантовой точки становится заметной дискретность изменения ее

электростатической энергии при добавлении на нее каждого дополни-

тельного электрона. Этот эффект препятствует помещению большого

заряда на квантовую точку малого размера (эффект «кулоновской

блокады») и, таким образом, накладывает ограничение на минималь-

ный размер квантовой точки. По оценкам, для эффективной работы

]

) Создание многоэлементного плавающего затвора как способ уменьшения

влияния проколов в окисле на работу запоминающего элемента предлагалось

еще в патенте Канга [194].