Лебедев А.И. Физика полупроводниковых приборов

Подождите немного. Документ загружается.

272

Гл. 4. Полевые транзисторы

Т1

I 11Г

Т2

тз

В АВ

входы 8ЫХОД

поликремнии

В АВ

металл

+Е

входы

SiN*

выход

поликремнии

фосфорно-

силикатное

стекло

области,

ограничивающие

распространение

канала

скрытый

контакт

р- подложка

металл

Si0

Рис. 4,18. Электрическая схема (а), топология (б) и поперечное сечение (в)

логического элемента «2И-НЕ», построенного на тг-МОП-транзисторах [58]

Особенностью процесса изготовления ИС на основе МОП-

транзисторов с каналом n-типа является широкое использование

ионной имплантации. Это связано с несколькими причинами. Во-

первых, положительный встроенный заряд в окисле (см. с. 247)

приводит к тому, что под окисной пленкой на поверхности р-Si

всегда образуется инверсионный слой, Поэтому изоляция эле-

ментов в ИС требует не просто использования окисной изоляции,

но и дополнительного легирования бором областей полупровод-

ника, в которых будет создаваться эта изоляция» — создания об-

ластей ограничения распространения канала (см. рис. 4.18 в).

4.2. Элементы интегральных схем на МОП-транзисторах

273

Это легирование проводится с помощью ионной имплантации.

Во-вторых, использование в элементе одновременно нормально

открытых и нормально закрытых транзисторов требует коррек-

ции их пороговых напряжений, которое проводится путем им-

плантации примеси В для создания нормально закрытых транзи-

сторов и примесей Р или As для создания нормально открытых

транзисторов. Наконец, для уменьшения паразитных емкостей

перекрытия затвор-исток и затвор-сток транзисторов использу-

ется процедура самосовмещения областей истока, стока и за-

твора, при которой окончательное формирование границ истока

и стока в транзисторе осуществляется путем имплантации до-

норных примесей после изготовления поликремниевого затвора.

Энергия имплантируемых ионов подбирается так, чтобы они сво-

бодно проникали в подложку сквозь тонкий слой подзатворного

окисла, но задерживались достаточно толстым затвором. При

этом границы легированных п

-областей истока и стока ока-

зываются (независимо от точности совмещения фотошаблонов)

точно совпадающими с краями затвора и паразитные емкости

оказываются минимальными.

Статические и динамические запоминающие устройства.

Большая доля выпускаемых в настоящее время полевых транзи-

сторов входит в состав ИС запоминающих устройств. Микросхе-

мы динамических запоминающих устройств и энергонезависимой

памяти — это те направления разработок МОП СБИС, в которых

используются самые передовые конструкции элементов, техно-

логические приемы и методы проектирования. В этом разделе

мы рассмотрим конструкцию и принцип действия статических

и динамических запоминающих устройств, а работа энергонеза-

висимой памяти будет рассмотрена в п. 4.2.3.

На рис. 4.19 показана электрическая схема и топология ячей-

ки памяти статического оперативного запоминающего устройства

(ОЗУ) 0. Информация в ячейке хранится в триггере, образован-

ном нормально закрытыми транзисторами ТЗ и Т4, а нормаль-

но открытые транзисторы Т1 и Т2 выполняют роль активной

нагрузки. При подаче уровня логической 1 на адресную шину

АШ нормально закрытые транзисторы Т5 и Т6 открываются; при

этом в режиме считывания хранящаяся в триггере информация

считывается по разрядным шинам РШ расположенным в той же

микросхеме усилителем считывания, а в режиме записи новая

') В зарубежной литературе для обозначения этого типа устройств исполь-

зуется аббревиатура SRAM (static random access memory).

274

Гл. 4. Полевые транзисторы

информация по сигналам, устанавливаемым на разрядных ши-

нах схемой формирователя, записывается в триггер. Статическое

ОЗУ может хранить записанную информацию сколь угодно дол-

го, пока на микросхему подается напряжение питания.

о+Е

о АШ

РШ

общий

(AI)

+Е

(диффузия)

АШ

(поли-

кремний)

Рис. 4.19. Электрическая схема (а) и топология (б) ячейки памяти статического

ОЗУ на п-МОП-транзисторах [58)

В поперечном сечении рассматриваемая ячейка памяти со-

стоит из трех слоев, показанных различной штриховкой на

рис. 4.196:

1) диффузионного п-слоя, создаваемого на поверхности р-

кремния в местах, где необходимо сформировать области истоков

и стоков транзисторов и шину питания +Е

2) слоя поликремния, изолированного от подложки тонким

слоем подзатворного окисла, из которого изготавливают затворы

транзисторов и адресную шину, и

3) лежащего еще выше верхнего слоя металлизации из алю-

миния, отделенного от остальных элементов структуры толстым

слоем окисла, из которого изготавливают разрядные шины и

общую шину питания микросхемы.

Необходимые соединения между диффузионным слоем и поли-

кремнием осуществляют в открытых в окисле окнах, показанных

на рисунке наиболее темной штриховкой, а соединения между

диффузионным слоем и алюминиевыми шинами — в окнах, обо-

значенных пунктирными квадратами.

4.2. Элементы интегральных схем на МОП-транзисторах

27 5

Поскольку в ячейке памяти статического ОЗУ один из тран-

зисторов ТЗ или Т4 оказывается открытым, то через ячейку

памяти всегда протекает некоторый ток. Величину этого то-

ка можно менять, изменяя отношение длины к ширине канала

нагрузочных транзисторов Т1 и Т2. Увеличение тока одновре-

менно увеличивает быстродействие ячейки и потребляемую ею

мощность. Для уменьшения потребляемой мощности в неко-

торых конструкциях статических запоминающих устройств на-

грузочные транзисторы заменяются высокоомными резисторами

из слабо легированного поликремния [58].

Из-за большой площади, занимаемой ячейкой статического

запоминающего устройства, создание ОЗУ большой емкости; на

основе таких ячеек оказывается экономически неэффективным.

Кроме того, статические запоминающие устройства, построен-

ные на п-МОП-транзисторах, обычно потребляют значительную

мощность. По этим причинам для создания ОЗУ большой емко-

сти сотрудниками фирм IBM и Intel была разработана конструк-

ция ячейки динамической памяти.

Работа динамических запоминающих устройств 0 основана

на хранении информации в виде зарядов на запоминающих кон-

денсаторах. Первые микросхемы с ячейкой памяти, построенной

на трех МОП-транзисторах (разработка фирмы Intel), были вы-

пущены в 1970 г. (изделие Intel 1103), а микросхемы с ячейкой

памяти, содержащей всего один МОП-транзистор (патент Ден-

нарда [187] из IBM), - в 1972 г. (изделие Intel 2104). Послед-

нее решение используется в настоящее время для производства

практически всех микросхем динамических ОЗУ. Резкое умень-

шение числа элементов в ячейке памяти позволяет разместить

в микросхеме динамического ОЗУ намного больше ячеек, чем

в микросхеме статического ОЗУ.

На рис. 4.20 показана электрическая схема и два варианта

конструкции однотранзисторной ячейки динамического ОЗУ на

полевом транзисторе с каналом n-типа. При подаче сигнала ло-

гической 1 на адресную шину транзистор открывается и кон-

денсатор подключается к разрядной шине. При операции записи

на разрядной шине устанавливается требуемый потенциал и кон-

денсатор заряжается через открытый транзистор, а при операции

чтения перетекающий на разрядную шину заряд с конденсатора

считывается зарядочувствительным усилителем.

') В зарубежной литературе для обозначения этого типа устройств исполь-

зуется аббревиатура DRAM (dynamic random access memory).

276

Гл. 4. Полевые транзисторы

адресная шина

Т транзистор выборки

разрядная

шина

"1 запоминающий

конденсатор

диффузионная

РШ

обкладка

конденсатора

(поликремний)

АШ

<А1)

поликремний

Si0

диффузия

контакт

скрытое

соединение

АШ2

внутренняя проводящая

обкладка (поликремний)

Рис. 4.20. Электрическая схема однотранзисторной ячейки памяти динамиче-

ского ОЗУ на n-МОП-транзисторе (а); топология и поперечное сечение одной

из первых конструкций ячейки (б, в) [58], конструкция ячейки, используемой

в динамических ОЗУ емкостью 256 Мбит (г) [188]

4.2. Элементы интегральных схем на МОП-транзисторах

277

Недостатком всех конструкций динамических ОЗУ является

стенание заряда с конденсатора через обратно смещенный р-п-

переход сток-подложка и по каналу закрытого транзистора

Поэтому в запоминающих устройствах этого типа приходится

проводить периодическую регенерацию зарядов на конденсато-

рах (с периодичностью от 1 до 100 мс), для чего в конструк-

ции микросхем предусмотрена специальная схема регенерации.

Поскольку при каждой операции чтения данных заряд с конден-

сатора перетекает на разрядную шину, имеющую существенно

ббльшую емкость, и напряжение на конденсаторе уменьшается

в '"•'10 раз, то после каждой операции чтения также необходимо

проводить регенерацию (считывание информации является раз-

рушающим). Из-за невысоких уровней сигнала и необходимости

регенерации динамические ОЗУ имеют примерно в 10 раз более

низкое быстродействие по сравнению со статическими ОЗУ. До-

стоинствами динамических ОЗУ являются низкая потребляемая

ими мощность (основное потребление энергии происходит в мо-

мент зарядки конденсаторов) и заметно более низкая стоимость

в расчете на единицу объема информации (по сравнению со

статическими ОЗУ).

Одной из проблем, появившихся при разработке микросхем

динамических ОЗУ большой емкости, является то, что с увели-

чением числа ячеек возникают все большие трудности в разме-

щении запоминающих конденсаторов. Разработчики считают, что

независимо от размеров запоминающего элемента емкость кон-

денсатора должна оставаться практически на одном уровне

М),04 пФ). Чтобы создать такой конденсатор с рабочим напряже-

нием 1,5 В и диэлектриком из БЮг (толщина которого определя-

ется максимально допустимым туннельным током утечки диэлек-

трика), необходима площадь обкладок ~5 мкм

. Трудность в раз-

мещении конденсаторов возникла уже в микросхемах емкостью

4 Мбит, площадь ячейки памяти в которых составляла ~10 мкм

;

в современных микросхемах эта площадь уменьшилась почти

в 100 раз. Поэтому в середине 80-х годов разработчики фирм

Hitachi, Texas Instruments и IBM предложили формировать

') Обратный ток р-тг-перехода в заметной степени определяется током

неосновных носителей, возбуждаемых в объеме подложки. Для уменьшения

этого тока транзистор изготавливают в эпитаксиальном слое, выращенном на

сильно легированной подложке, в которой концентрация неосновных носителей

мала [58]. Утечка по каналу МОП-транзистора определяется подпороговый

током транзистора, о котором мы говорили на с. 256. Этот канал утечки

становится особенно заметным в настоящее время в связи с уменьшением

напряжения питания микросхем памяти.

278

Гл. 4. Полевые транзисторы

запоминающие конденсаторы в объеме кремниевой пластины в

специальных глубоких «канавках», создаваемых методом реак-

тивного ионного травления [188] (конструкция trench capacitor).

В этой конструкции (см. рис. 4.20,г) обкладками конденсатора

служат поликремний п

-типа, заполняющий внутреннюю часть

канала, и подложка n-типа проводимости. Изолятором в кон-

денсаторе служит трехслойный композит оксид-нитрид-оксид

(ONO) толщиной 40-60 А; для уменьшения напряженности

электрического поля в диэлектрике на подложку n-типа подает-

ся потенциал, равный полусумме уровней сигнала, отвечающих

логическому 0 и 1. Глубина каналов составляет 4-8 мкм при

диаметре 0,2-0,5 мкм. В 2001 г. площадь одной ячейки памяти в

ОЗУ объемом 256 Мбит достигла 0,16 мкм

[189]. Микросхемы

с конденсаторами такого типа выпускаются в настоящее время

фирмами IBM, Toshiba, Infineon.

Другим решением проблемы размещения запоминающего

конденсатора было решение располагать его над ячейкой памяти

(конструкция stacked capacitor); микросхемы с такой конструк-

цией выпускаются в настоящее время фирмами Samsung, Hynix,

Micron, NEC.

Пока не ясно, какая из двух описанных конструкций явля-

ется более перспективной с точки зрения дальнейшего умень-

шения размеров ячейки памяти: в конструкции stacked capacitor

площадь и емкость конденсатора изменяются пропорционально

площади ячейки, в то время как в конструкции trench capaci-

tor при уменьшении площади остается возможность сохранить

емкость конденсатора за счет углубления каналов и придания

им бутылкообразной формы. С другой стороны, в конструкции

stacked capacitor имеется возможность создавать многослойные

конденсаторы или другие конструкции конденсаторов с развитой

поверхностью.

Оба описанных подхода становятся малопригодными для

микросхем емкостью Гбит из-за чрезвычайно малой пло-

щади, выделяемой под запоминающий элемент. Одним из пу-

тей решения проблемы может быть замена композитного ди-

электрика ONO, используемого в запоминающих конденсаторах,

на материал с более высокой диэлектрической проницаемо-

стью [174, 175]. Считается, что это решение лучше совместимо

с конструкцией stacked capacitor, хотя в последнее время разра-

ботаны эффективные методы внедрения различных диэлектриков

и в узкие каналы в конструкции trench capacitor. Свойства неко-

торых предлагаемых для этой цели диэлектриков представлены

в табл. 1 в Приложении. В конце 2004 г. фирма Samsung уже

4.2. Элементы интегральных схем на МОП-транзисторах 279

приступила к массовому производству динамических ОЗУ с ди-

электрическим слоем из А12О3-НЮ2.

4.2.2. КМОП-структуры. По мере усложнения ИС и уве-

личения их уровня интеграции постепенно возрастала потребля-

емая микросхемами мощность. В то же время стало появляться

все больше задач, которые требовали разработки ИС со сверх-

низким потреблением энергии

). Решением проблемы созда-

ния высокоэкономичных ИС явилась реализация предложенной

в 1963 г. идеи комплементарной МОП-структуры (КМОП),

в которой одновременно используются МОП-транзисторы с ка-

налами п- и р-типа [190], Простые логические интегральные

схемы с КМОП-структурой (серия CD4000 фирмы RCA) появи-

лись в 1968 г., в 1971 г. были разработаны ИС для наруч-

ных часов (Epson/Seiko) и переносных калькуляторов (Toshiba),

а в 1982 г. был выпущен первый процессор ЭВМ на КМОП БИС

(80286 фирмы Intel). Именно с этого момента КМОП-структуры

становятся основным направлением производства ИС на МОП-

транзисторах: так, вплоть до самого последнего времени фирма

Intel изготавливает свои процессоры по КМОП-технологии.

Рассмотрим устройство КМОП-

структуры на примере наиболее

простого логического элемента —

инвертора. Электрическая схема

инвертора показана на рис. 4.21.

Основной идеей КМОП-структуры

является последовательное вклю-

чение МОП-транзисторов с кана-

лами р- и n-типа. Концентрация и

тип легирующей примеси, вводи-

мой ионной имплантацией в при-

поверхностный слой кремния для

изменения V^

, выбираются так,

чтобы при подаче на соединенные

вместе затворы транзисторов любого напряжения транзисторы

никогда бы не оказывались одновременно в открытом состоя-

нии. Так, при подаче на вход инвертора напряжения, отвеча-

ющего уровню логического 0 (С/о ~ 0) n-канальный транзистор

закрыт, а р-канальный транзистор открыт, что формирует на

вход

+Е

канал

р-типа

выход

канал

{ 1 гс-типа

Рис. 4.21. Логический элемент

(инвертор) на основе КМОП-

структуры.

) Примером таких задач может служить создание микросхем для перенос-

ных устройств с батарейным питанием, например, для наручных часов, элемент

питания которых надо менять не чаще, чем раз в год.

280

Гл. 4. Полевые транзисторы

выходе схемы напряжение, отвечающее логической 1 (U\ ~ Е„).

При подаче на вход схемы уровня логической 1 р-канальный

транзистор закрыт, а гс-канальный — открыт, что формирует

на выходе схемы уровень логического 0. Поскольку один из

транзисторов всегда закрыт, то через логическии элемент в

статическом режиме протекает лишь малый ток утечки р-п-

переходов, образованных областями стока и истока с подлож-

кой. Заметный ток через структуру протекает лишь в момент

переключения элемента, так как при этом происходит перезаряд-

ка емкости выходной цепи до напряжения, отвечающего ново-

му логическому уровню. Соответствующее время переключения

определяется произведением этой емкости на сопротивление ка-

нала открытого транзистора, которое обычно лежит в пределах

0,1-10 кОм. Недостатками КМОП-структур по сравнению со

схемами на п-МОП-транзисторах являются более высокая вход-

ная емкость, связанная с необходимостью подключения каждого

входа логического элемента одновременно к двум транзисторам,

и примерно вдвое большая площадь, занимаемая логическим

элементом.

Рис. 4.22. Конструкция инвертора, созданного на основе КМОП-структуры (а);

эквивалентная схема, объясняющая возникновение эффекта защелкивания (б)

Поперечное сечение КМОП-инвертора показано на

рис. 4.22 а. Поскольку подложка из Si и эпитаксиальный

слой имеют n-тип проводимости, то на этой подложке можно

создать только транзисторы с каналом р-типа. Для получения

транзисторов с каналом n-типа в эпитаксиальном слое ионнои

имплантацией или диффузией формируются так называемые

карманы (ямы) р-типа проводимости, в которых и создаются

эти транзисторы. Подробнее о технологии изготовления КМОП-

структур можно прочитать в книге [58].

ВХОД

о вход

скрытый слой р

-типа

4.2. Элементы интегральных схем на МОП-транзисторах 281

Основной проблемой, присущей описанной конструкции

КМОП-структуры, является возможность возникновения в ней

так называемого эффекта защелкивания (тиристорного

эффекта). Оказывается, что если подать (даже кратковременно)

в выходную цепь этой структуры напряжение, выходящее за

пределы О-Е„, то один из стоковых р-n-переходов может

открыться и перевести структуру в состояние, при котором через

нее протекает большой ток, грозящий вывести ее из строя

Причину возникновения эффекта защелкивания объясняет

эквивалентная схема, показанная на рис. 4.22 б. В КМОП-

структуре можно выделить два паразитных биполярных транзи-

стора: вертикальный п-р-п-транзистор, образованный истоком

п-канального транзистора, ямой р-типа и подложкой п-типа,

и горизонтальный р-п-р-транзистор, образованный истоком

р-канального транзистора, подложкой n-типа и ямой р-типа.

В эквивалентной схеме эти транзисторы включены по схеме,

аналогичной тиристору (ср. с рис. 3.4). Как мы знаем, эта

схема характеризуется сильной положительной обратной связью

и поэтому открывание любого из указанных транзисторов

будет с неизбежностью вызывать открывание другого. Для

уменьшения возможности появления эффекта защелкивания

в создаваемые структуры добавляют дополнительные элементы

(см. рис. 4.22 а): скрытый слой р

-типа, который создает

дополнительный барьер для движения электронов в базе

п-р-п-транзистора и уменьшает его коэффициент усиления,

и дополнительные защитные кольца (р

-область в кармане

р-типа и п

-область в эпитаксиальном слое), которые шунти-

руют выводы баз с эмиттерами обоих паразитных транзисторов

и тем самым уменьшают возможность инжекции эмиттерами

неосновных носителей.

Следует отметить, что найденное при разработке КМОП-

структур технологическое решение — формирование МОП-

транзисторов в кармане, имеющем другой тип проводимости, —

в настоящее время используется и при создании других при-

боров: микросхем динамической памяти, приборов с зарядовой

связью. Дело в том, что уменьшая объем полупроводника,

расположенного под каналом транзистора, можно существенно

уменьшить токи утечки р-п-переходов в этих приборах и таким

способом добиться улучшения их характеристик.

) Причиной выхода микросхемы из строя может оказаться даже электро-

статический разряд емкости проводника, подключаемого к выходу микросхемы.