198
остро проблема защелкивания проявлялась в СБИС с регулярными струк-
турами: регистрах, запоминающих устройствах, матричных БИС микро-
контроллеров, цифровых линиях задержки. Оптимальное расположение
шин питания на кристалле КМОП БИС позволяет обеспечить эффектив-
ный сбор избыточных носителей заряда появляющихся в результате гене-
рации первичных и вторичных фототоков в структурах микросхем. Вели-
чина пиковых
значений первичного фототока переходов карман-подложка
в КМОП БИС с размерами кристаллов ~ 5×5 мм при мощностях дозы P
γ
~
10
10
р/с составляет единицы ампер. Сама физическая структура шин пита-
ния, совмещаемых с топологическими областями «охраны» (охранными
кольцами вокруг групп n- и p-канальных транзисторов) предотвращаю-
щих утечки тока в рабочих транзисторах и включение паразитных поле-
вых транзисторов, носит распределенный емкостно-резистивный харак-
тер. Сопротивление каждого контакта между слоем металлизации и диф-
фузионными областями n
+
и p
+
типа с минимальными размерами в едини-
цы микрон составляет величины от единиц до 100 Ом. При уменьшении
минимальных размеров элементов современных СБИС, проектируемых по
субмикронным нормам, обозначенная проблема может быть решена за
счет увеличения числа контактов между слоями металлизации и диффу-
зионными областями. При этом замена в процессе SPICE моделирования
реальных
шин разводки питания эквивалентными R и C элементами с со-
средоточенными параметрами должна быть количественно оценена рас-
четно-экспериментальными методами.
Все перечисленные проблемы, на наш взгляд, не являются принципи-
альным ограничением для использования SPICE - моделирования при
оценке взаимодействий элементов и структур в КМОП СБИС через об-
щую подложку. Такой вывод позволяет сделать анализ
результатов полу-
ченных с помощью разработанной нами модели, которые хорошо согла-
суются с многочисленными экспериментальными данными испытаний на
воздействие фактора И2 специализированных КМОП БИС, разработан-
ных для бортовой микроэлектронной аппаратуры НПО «ЭЛАС».
Список литературы
1. Estreich D.B., Dutton R.W. Modeling latch-up in CMOS integrated circuits. // IEEE trans.
on Computer-Aided Design of ICAS, vol. CAD-1, 1982, pp.157-162.
2. Ackermann M.R., Mikava R.E., Massengil T.L., Diehl S.E. Factors Contributing to CMOS
Static RAM Upset. // IEEE trans. on Nuclear Science. 1986, V.33, №6, pp. 1524-1529.
3. Никифоров А.Ю., Телец В.А., Чумаков А.И. Радиационные эффекты в КМОП ИС. М.,
Радио и связь, 1994г., 164с.
4. Чумаков А.И. Моделирование эффекта «просадки» питания в ИС при воздействии
импульса ионизирующего излучения. // Микроэлектроника, 2006, том 35, №3, с. 184 - 190.
5. Макаревич А.Л., Мартыненко А.В. SPICE
моделирование переходных радиационных
эффектов. // Сборник научных трудов «Научная сессия МИФИ-2007», том 1, М., МИФИ,
2007 г., стр. 77-78.