Расчет и проектирование СБИС. Лекции

Подождите немного. Документ загружается.

131

способностью. Все эти схемы проектируются для условий эксплуатации на

печатных платах при работе друг с другом; этим определяется выбор питаю-

щих напряжений, уровней сигнала, отвечающих логическому пулю и единице,

помехоустойчивость, способность теплоотвода и т. д.

По мере развития технологии и перехода ко все более малым минимальным

размерам эти комплекты имели несколько «изданий», каждое последующее

издание характеризовалось более высокой эффективностью, т. е. меньшим

значением работы на одно переключение А=Р

ЛЭ

τ. Логические стандартные

ИС дополнены ИС и БИС памяти на 16, 64, 256 бит, 1, 4, 16, 64, 256 кбит в

модификациях постоянной, программируемой памяти (однократно и пере-

записываемой) и оперативной памяти с произвольным доступом.

Па полевых транзисторах аналогичные семейства стандартных логических ИС

и БИС памяти были изготовлены с использованием р-МОП, n-МОП и к-МОП

технологий. Параметрический и схемотехнический ряд стандартных ИС

состоит из нескольких серий, содержащих в сумме более 1000 типономиналов

ИС. Серии стандартных ИС составляют основной тираж производства

микроэлектронной промышленности и основную элементную базу

современных больших ЭВМ и другой цифровой аппаратуры. Однако уже более

10 лет назад относительно простые функции, выполняемые стандартными

логическими ИС, пришли в противоречие с возможностями микроэлектронной

технологии в изготовлении больших ИС. Технология БИС использовалась

сначала только в разработке и изготовлении БИС полупроводниковой памяти.

В дальнейшем, начиная с 1971 г., технология БИС получила применение в

разработке и изготовлении логических, так называемых микропроцессорных

комплектов БИС, полузаказных и в самое последнее время заказных

логических БИС.

• Микропроцессорные комплекты БИС

К настоящему времени известно более 400 микропроцессорных комплектов

БИС (МПК БИС). Их можно условно разделить на три класса:

1) однокристальные микро-ЭВМ;

2) микропроцессорные комплекты на основе однокристальных МП;

3) МПК на основе процессорных секций или секционированные МПК (СМПК).

В однокристальной ЭВМ центральный процессор имеет фиксированную

структуру и систему команд и объем оперативной и постоянной памяти в 2—3

кбайта. Типичными представителями МП БИС этого класса являются БИС для

карманных калькуляторов.

Большое распространение получили МПК на основе однокристального

микропроцессора. Они содержат БИС собственно микропроцессора,

микропрограммного постоянного запоминающего устройства (ПЗУ),

программируемого маской или электрически, БИС с функциями организации

ввода-вывода, БИС различных контроллеров, таймеров, генераторов и другие

132

интерфейсные («обрамляющие») схемы. Существенными недостатками

микропроцессорного комплекса являются его ограниченные возможности по

обмену информацией с внешней средой и по организации параллельной

обработки информации для повышения системной производительности.

Наиболее гибкими свойствами обладают секционированные МПК,

позволяющие синтезировать структуры с различной организацией и

разрядностью, кратной 2, 4 и 8. Разбиение па секции процессорной и

интерфейсной частей в СМПК позволяет добиться эффективного применения

СМПК при создании ЭВМ общего и специализированного назначения.

Системы команд и алгоритмы работы реализуются на микропрограммном

уровне и выбираются на этапе создания вычислительного устройства.

Наиболее сложные МПК, разработанные к настоящему времени ведущими

микроэлектронными фирмами за рубежом, характеризуются достижением

разрядности, равной 32, увеличением встроенной и адресуемой памяти, объеди-

нением в составе БИС ранее изготавливавшихся отдельно схем, таких как

аналого-цифровой И цифроаналоговые преобразователи, снижением уровня

потребляемой мощности (в результате перехода на к-МОП технологию) и

повышением быстродействия.

Наиболее массовое применение в аппаратуре получили 4-, 8- и 16-разрядные

МПК БИС.

Несмотря на огромные успехи в развитии МИТ, разнообразие применяемых

в ней конструктивных и архитектурных решений, МНК не смогли приобрести

достаточно универсального характера, что позволило бы решать задачи по

созданию на их основе ЭВМ и цифровой аппаратуры всех классов.

Общепризнанным фактом является невозможность создания на основе МПК

так называемой супер-ЭВМ и больших машин. Даже в области создания малых

устройств обработки цифровой информации разнообразие требований столь

велико, что вес имеющиеся типы МПК БИС не покрывают этих потребностей;

появляются все новые и новые МП БИС, теперь уже называемые заказными,

специализированными. Поэтому очевидна потребность в более гибком

архитектурном типе логических БИС, позволяющем быстро удовлетворять

потребности в новых типах; этим архитектурным типом оказались

полузаказные и заказные БИС.

• Полузаказные и заказные БИС на матрицах логических ячеек

Простейшим типом заказных БИС являются БИС на основе матриц

логических элементов. Матрица не обязана быть полностью однородной;

внутри площади кристалла располагаются элементы, из которых формируется

будущее логическое устройство, тогда как элементы на периферии кристалла

предназначаются для создания интерфейса, работающего с другими схемами на

плате. Все операции по изготовлению матрицы для заказной большой

интегральной схемы (ЗБИС) могут выполняться до появления заказа; пластины

с готовыми матрицами элементов могут находиться на складе изготовителя ИС.

Заказ в форме описания функций ЗБИС или в форме описания соединений

элементов матрицы поступает к разработчику; в первом случае разработчик

133

запускает описание в систему автоматизированного проектирования БИС

(САПР БИС), проектирует соединения в БИС и изготавливает шаблоны для их

исполнения. В зависимости от сложности заказа его выполнение может занять

от 2 до 12 педель.. Скорость выполнения заказа — главное преимущество этого

подхода. Заказчик может руководствоваться различными соображениями при

выработке заказа. Простейшими случаями являются простой перевод в

логическую БИС схемы, ранее использованной заказчиком в форме гибридной

схемы или схемы (на плате) из стандартных ИС, СИС и дискретных элементов.

Результатом такой замены может быть снижение потребляемой мощности,

повышение плотности упаковки в аппаратуре, снижение стоимости. В других

случаях заказывается новая логическая схема, отвечающая логической

структуре разрабатываемой аппаратуры. Количество ячеек в матрице зависит

от уровня используемой технологии. При минимальном размере 5 мкм число

вентилей в матрице достигает 5000, при минимальном размере 3 мкм число

вентилей возрастает до 10 000, а при освоении 1 мкм технологии сложность

матрицы может составить 10

логических вентилей. Как правило, матрицы

создаются по к-МОП технологии; в тех случаях, когда не имеет большого

значения, какова рассеиваемая БИС мощность, используются матрицы, из-

готовленные по более простой n-МОП технологии. Биполярные матрицы

служат для изготовления сверхбыстродействующих БИС или БИС,

содержащих линейные схемы.

Регулярная структура матрицы облегчает проектирование соединений,

сокращает, благодаря наличию в распоряжении изготовителя готовых матриц в

момент принятия заказа, время проектирования и изготовления образцов заказ-

ных БИС. Существенна и возможность быстрого переиздания матрицы в

других технологиях или по усовершенствованной технологии. Главным

недостатком матричных БИС является неполное использование площади

полупроводниковой пластины.

Выигрыш времени в изготовлении образцов матричных БИС можно

увеличить, изготовляя соединения на матрицах методом прямой электронной

литографии на пластине или используя лазерные методы осаждения

соединений. В этом случае этап изготовления фотошаблонов отсутствует. При

использовании методов прямой электронной литографии время исполнения

заказа может быть уменьшено до 2—4 недель. Изготовитель, имеющий в своем

распоряжении развитую систему автоматизированного проектирования БИС, а

также переналаживаемые системы измерении и испытаний БИС, может

ежедневно получать новые типы логических БИС. Такая организация

разработок и изготовления заказных логических БИС является развитой

формой гибкого автоматизированного производства в микроэлектронике

(ГАП).

• Полузаказные БИС на стандартных ячейках

Вторым архитектурным типом полузаказных логических БИС являются

БИС, построенные на библиотеке стандартных ячеек (БИС па стандартных

ячейках). В этом случае для исполнения полученного заказа чаще всего разра-

134

батывается полный комплект фотошаблонов, а не только шаблоны для

выполнения соединений, как и в случае БИС на матрице стандартных

элементов. Этим достигается значительная экономия кремния, площадь

кристалла БИС на библиотеке стандартных ячеек может быть уменьшена в два

раза по сравнению с площадью кристалла БИС на матрице логических ячеек.

Важной проблемой в разработке логических БИС па стандартных ячейках

является выбор библиотеки стандартных ячеек. Библиотека ячеек стремится

расти благодаря аккреции (присоединению) все новых и новых ячеек. Однако

слишком большая библиотека ячеек создает большие неудобства при ее

переизданиях по мере совершенствования технологии. Введение в библиотеку

больших ячеек или макроячеек делает метод менее гибким при проектировании

заказных БИС на основе этих ячеек, поэтому библиотека пополняется методом

тщательного отбора наиболее ценных и универсальных ячеек. Разумеется, у

каждого разработчика имеется своя собственная библиотека, соответствующая

его специализации в той или иной области микроэлектроники или технологии.

Число типов ячеек, имеющихся «в кармане» у разработчика, может в сто раз

превышать ту библиотеку, которую он предоставляет заказчику логических

БИС.

Функции ячеек, как правило, выбираются эквивалентными функциям

стандартных серий логических ИС ТТЛ 7400 или к-МОП 4000. Библиотеки

включают стандартные логические ячейки типа не—или, не — и, используемые

и в матрицах логических элементов. Однако в библиотеку включаются и более

сложные ячейки, содержащие до 100— 150 логических элементов, такие как

счетчики, триггеры Шмитта, декодеры, генераторы сигналов. В ряде случаев в

библиотеки могут быть включены макроячейки типа преобразователей аналог-

цифра и цифра-аналог, блоки постоянной и оперативной памяти и даже

микропроцессорные секции. В библиотеки могут быть включены также

аналоговые устройства, например, операционные усилители и компараторы.

Ячейки, включенные в библиотеку, должны быть «мягкими» в том смысле,

чтобы их параметры можно было менять с учетом требований, предъявляемых

к ним в конкретной ситуации в составе заказной БИС, например, по числу на-

грузок или по быстродействию. Это означает, что их топология должна быть

изменена по сравнению с топологией стандартной ИС, предназначенной для

использования на плате и спроектированной с учетом худших условий ее

работы.

Годовой тираж полузаказных логических БИС может составить от

нескольких сотен штук до сотен тысяч. При очень малых тиражах более

выгодны полузаказные БИС на матрицах, поскольку затраты времени и средств

на их разработку и изготовление минимальны. При больших тиражах более

экономичными становятся полузаказные БИС на основе библиотеки ячеек,

поскольку несколько большие затраты на их разработку перекрываются

экономией кремния при изготовлении большой партии ИС.

• Заказные (специализированные) БИС

Отдельным архитектурным типом являются полностью заказные

(специализированные) логические БИС. Специализация таких систем может

быть такова, что при их разработке невозможно использовать библиотеку

стандартных ячеек; но более типичным случаем является необходимость

проектирования полностью новой БИС (без использования библиотеки ячеек) с

целью экономичного производства схем при больших тиражах их

изготовления. При индивидуальном (новом) проектировании без

использования библиотеки ячеек площадь кристалла может быть уменьшена на

30— 40% по сравнению с аналогичной ИС на библиотеке стандартных ячеек.

Тиражи полностью заказных БИС должны составлять сотни тысяч ИС в год. По

оценкам специалистов в 1990 году до 30% объема выпуска логических ИС

будут составлять полузаказные и заказные логические БИС.

• Субсистемы на целой пластине

Естественным развитием идей полузаказных логических БИС на матрице

логических элементов или библиотеке стандартных ячеек является

предложение о создании субсистемы па целой пластине. Техническая

целесообразность поиска такой технологии вытекает из необходимости сокра-

щения длины связей между ячейками (блоками) системы. Объединение всех

интегральных схем, изготовленных на кремниевой пластине площадью около

100 см

, в субсистему представляет собой максимально сложную цель,

достижимую на современной технологической базе. (Новейшие идеи по

увеличению степени интеграции и сокращению длины связей в системе

основаны па возможности использования методов сборки типа «стопы

пластин» или трехмерных БИС, см. ниже).

Итак, мы сформулировали цель создания субсистемы в форме единой

сверхбольшой (гигантской) интегральной схемы, кристалл которой имеет

площадь порядка 100 см

и содержит 10

—10

логических элементов. Можно

оценить вероятность исправности всех логических элементов в такой

субсистеме известной формулой для выхода годных ИС:

(5.1.1)

),/exp(

lDnAW −=

где А — площадь ИС (в данном случае совпадает с площадью всей пластины),

D — плотность дефектов, природа которых такова, что они способны вывести

из строя логические элементы, в пределах которых располагаются, п — число

критических слоев или операций по обработке пластины, в которых эти

дефекты возникают, и l — минимальная ширина линии в осуществляемой

технологии.

Очевидно, что вероятность (5.1.1) исправности ГБИС на Целой пластине

можно выразить через вероятность исправности одного чипа (кристалла ИС) на

пластине:

(

)

(

)

kpplkpgk

nnAA

kppl

)(= (5.1.2)

135

Считая, что площадь кристалла ИС 50 мм

и п

пл

=п

кр

, вероятность выхода

годных для таких БИС W

=0,l, для вероятности годности ГБИС с площадью

100 см

получим недопустимо малое значение 10

-200

Можно указать несколько способов преодоления барьера столь малого

выхода годных ГБИС па целой кремниевой пластине.

1. Резкое (примерно и 200 раз) уменьшение плотности D дефектов,

возникающих при обработке пластины. Это может быть достигнуто снижением

запыленности на два порядка величины по сравнению с достигнутым

современным уровнем в рабочих объемах, столь же большим увеличением

уровня очистки технологических материалов и сред (фоторезистов и других

типов резистов, растворителей, травителей и др.). Методами активного

геттернрования на два порядка величины нужно снизить плотность дефектов в

самой полупроводниковой пластине.

2. Число n

пл

критических операций, вероятно, будет несколько увеличено

из-за большего числа слоев соединений в ГБИС по сравнению с числом

соединений в БИС. Общее число n

пл

критических слоев необходимо сделать

минимальным за счет уменьшения числа операций по созданию активных

элементов на пластине. Перспективно использование в ГБИС приборов с

простой структурой активных элементов.

3. Архитектура субсистемы, выполняемой на целой кремниевой пластине в

форме ГБИС, должна быть устойчивой к отказам отдельных ее элементов. Все

три способа будут использоваться одновременно, хотя можно ожидать наи-

большего эффекта от проектирования отказоустойчивых систем. Преимущества

этого метода и его абсолютная необходимость очевидны также из тех

соображений, что в субсистеме, состоящей из 10

—10

логических элементов, в

ходе эксплуатации можно ожидать постепенного увеличения числа отказавших

логических ячеек, а также сбоев в результате внутренних взаимодействий

между элементами и внешних помех (например, фоновой радиоактивности).

Субсистема должна безотказно работать при появлении по случайному закону

во времени и в геометрическом расположении внутри ГБИС некоторой доли

отказавших логических элементов.

На современном этапе больших практических результатов в создании

субсистем на целой кремниевой пластине можно достичь по простой стратегии,

заключающейся в соединении на пластине тех ИС, которые окажутся

исправными. Число ИС на пластине радиуса r можно найти из формулы

AArn /)(

22/1

−=

, где А — площадь одной ИС. При данном уровне

технологии некоторая доля изготовленных на пластине ИС окажется

исправной. Определив их расположение на пластине путем измерений, можно с

помощью САПР БИС выработать топологию соединений между ними в

субсистему на пластине. В таком варианте метод создания субсистемы из БИС

на пластине является воплощением на новом уровне идеи заказной БИС на

матрице стандартных логических элементов. В качестве элементов матрицы в

данном случае выступают БИС, изготовленные на пластине. Расположение

исправных БИС на пластине случайно, и поэтому необходимо проектирование

соединений на каждую пластину. Метод, использующий последовательность

136

137

действий: проектирование, а затем изготовление соединений — почти

полностью идентичен изготовлению заказных БИС на матрице логических

элементов. (Сходство методов еще больше увеличится, если при высоком

проценте выхода годных БИС на пластине отбирать партии пластин с

одинаковым расположением предназначенных к соединению годных БИС.)

Способы выполнения соединений могут быть разными. Перспективным

выглядит метод создания на матрице из БИС матрицы программируемых

соединений и последующее их включение по программе. Предложем,

например, метод, когда два слоя взаимно перпендикулярных металлических

соединений изолированы друг от друга в местах пересечений слоем аморфного

кремния. Удельное сопротивление аморфного кремния велико, и в области

пересечения проводящие шины можно считать изолированными. Под дей-

ствием импульсного напряжения 10—20 В изолирующий аморфный кремний

может быть превращен в проводящий кристаллический

(поликристаллический), что обеспечивает включение соответствующего

соединения. Рекристаллизация аморфного кремния может быть вызвана также

лазерным импульсом.

Универсальным средством создания нестандартных соединений является

прямая электронная литография на пластине. Можно быть уверенным в том,

что этот метод найдет широкое применение и в работах по созданию ГБИС на

целой кремниевой пластине.

Опыт использования целых кремниевых пластин в составе аппаратуры

практически отсутствует. При хорошем тепловом контакте пластины

диаметром 100 мм с металлическим теплоотводом, омываемым жидким

теплоносителем, в принципе можно обеспечить отвод до 1 кВт тепла от

пластины, при воздушном охлаждении — до 100 Вт. Способы монтажа пластин

на платах и их соединений друг с другом пока разработаны слабо.

Конструкцию субсистемы на целой кремниевой пластине наиболее

целесообразно использовать для изготовления вычислительных систем,

состоящих из параллельно включенных процессоров (процессоров с

систолической архитектурой). Субсистема, состоящая из 100 и более

параллельно работающих процессоров, может иметь производительность

порядка 1 млрд команд/с при обработке информации. Другой областью

плодотворного применения конструкции субсистем на целой кремниевой

пластине будет создание ГБИС полупроводниковой памяти. Подчеркнем еще

раз, что объединение в субсистему на пластине сверхскоростных БИС

позволяет достичь минимальной длины соединений между ними и уменьшить

задержки сигналов на них.

• Трехмерные интегральные схемы

В начале 80-х гг. возникла и активно разрабатывается идея о трехмерных

интегральных схемах. Так называется схема, в которой активные элементы

(транзисторы) изготовлены в несколько слоев, для чего создано

соответствующее количество слоев полупроводникового материала, разде-

ленного диэлектрическими прослойками.

На нынешнем этапе можно высказать много аргументов за и против такой

конструкции интегральных схем. Прежде всего отметим недостатки такой

конструкции.

1. Отвод тепла от трехмерного объема, наполненного тепловыделяющими

элементами (транзисторами, а также сопротивлениями и металлическими

соединениями, рассеивающими джоулево тепло), затруднен. Если структура

трехмерной ИС содержит несколько этажей транзисторов, причем каждый этаж

занимает всего несколько мкм, а число этажей ограничено двумя-тремя, то с

тепловой точки зрения такая конструкция мало чем отличается от нынешней

двумерной ИС с двумерным расположением тепловыделяющих элементов.

Суммарное количество тепла, выделяемого на 1 см

площади ИС, не должно

превышать 2 Вт при воздушном охлаждении и 20 Вт при жидкостном. Такая

конструкция может быть названа скорее многоэтажной, чем трехмерной, если

под последним наименованием понимать ИС, имеющую во всех трех

измерениях примерно одинаковые размеры. Конструкции модульного типа,

составленные из многоэтажных плоских ИС, между которыми циркулирует

теплоотводящая жидкость, и полученные методами монтажа многоэтажных ИС

после их изготовления в отдельном технологическом процессе, не могут быть

названы трехмерными ИС.

2. Изготовление многих этажей транзисторов происходит в

последовательном технологическом процессе, так что число последовательно

выполняемых технологических операций возрастает многократно, примерно во

столько раз, сколько транзисторных этажей содержит микросхема. Отсюда

следует, что процент выхода годных n-этажной схемы будет равен

= , где k

, - коэффициент годности одноэтажной схемы (k

<1).

3.Технологические процессы обработки слоев каждого этажа трехмерной

ИС будут воздействовать на свойства приборов в нижележащих слоях,

возможно, ухудшая их качество. На верхних этажах нельзя использовать в

качестве технологических средств радиацию, проникающую в нижние слои,

высокоэнергетичные электронные и ионные пучки, когда пробег частиц может

быть достаточен для проникновения частиц в нижний этаж; недопустима

высокотемпературная обработка, особенно длительная, которая может вызвать

диффузионную деградацию структур. Все это налагает серьезные ограничения

па комплекс технологических процессов получения структур и приборов на

верхних этажах трехмерной ИС. Однако применяемые в микроэлектронике

технологические методы обладают большой гибкостью за счет выбора энергии

частиц, длин волн излучений, имеется также возможность вести локальные

высокотемпературные процессы пли вовсе обойтись без них, так что трудности

построении технологического процесса изготовления трехмерных ИС не

выглядят непреодолимыми.

В пользу создания многоэтажных (трехмерных) интегральных схем можно

высказать также убедительные доводы.

1. Общая тенденция неограниченного роста степени интеграции ИС («закон

Мура») диктует поиски конструктивных решений, альтернативных

возрастанию площади кристалла БИС и уменьшению размеров элементов

138

139

приборов в двумерных БИС. Начиная с некоторого уровня степени интеграции,

может оказаться экономически более выгодным изготавливать многоэтажные

ИС, чем, например, субсистему на целой кремниевой пластине. Возможность

решать проблему возрастания степени интеграции за счет уменьшения раз-

меров транзисторов вообще ограничена потерей функций транзистора при

определенных размерах элементов.

2. Многоэтажная конструкция может эффективно использоваться для

изготовления на разных этажах схемы приборов разных типов и интеграции их

в составе БИС. Объединение приборов разных типов, как правило, дает

выигрыш в качестве ИС. Например, объединение в составе ИС n-канальных и

р-канальных транзисторов позволило создать так называемые

комплементарные (к-МОП) схемы, практически не потребляющие энергию в

статическом состоянии. Аналогичные свойства приобретают схемы, построен-

ные на п—р—п- и р—п—р-биполярных транзисторах. Специфические

требования предъявляются к элементам для линейных (усилительных) схем. В

виде многоэтажных схем могут быть созданы сенсорные устройства, сенсорные

элементы которых (датчики, т. е. приемники внешних сигналов, в том числе

многоэлементные) могли бы создаваться на верхнем этаже многоэтажной

схемы, тогда как на нижних этажах будут расположены схемы,

обрабатывающие сигналы от датчиков (аналого-цифровые преобразователи,

счетчики, вычислители, схемы памяти и т. д.). Качественно новые устройства

могут быть получены при изготовлении на разных этажах ИС цифровых и

оптоэлектронных полупроводниковых приборов, приборов с гетеропереходами

(на полупроводниках A

III

). Попытки создания технологического процесса,

включающего в себя изготовление в одной структуре кремниевых и A

III

приборов, предпринимались путем, например, выращивания островков

полупроводника A

III

на подложке из кремния.

3. Существенные преимущества могут быть извлечены из трехмерной

конструкции ИС за счет упрощения схемы соединений. Число соединений

может уменьшиться, и длина их будет меньше. Это позволит уменьшить

задержки на соединениях и увеличит быстродействие ИС.

4. Физическая структура может быть упрощена за счет размещения

приборов разных типов в разных слоях. Например, n-МОП и р-МОП

транзисторы в к-МОП ИС могут быть размещены в соседних этажах

трехмерной ИС, и тогда отпадет необходимость в их изоляции, не возникнут

проблемы, связанные с паразитными транзисторами. За счет этого возможно

сохранение общего числа шаблонов для изготовления ИС данного типа.

Все эти преимущества продемонстрированы при проектировании к-МОП

схемы в виде двухэтажной ИС. Особенно большой выигрыш в площади

получен благодаря тому, что в к-МОП ИС п-МОП и p-МОП транзисторы, вхо-

дящие в состав к-МОП ячейки, имеют общий затвор. В трехмерной ИС этот

общий затвор целесообразно расположить между двумя слоями

полупроводника, в которых образованы транзисторы. Проектирование

трехмерных ИС потребовало существенного изменения методов представления

информации о физической, топологической и логической структурах ИС.

Площади идентичных по функциям к-МОП ИС, выполненных (в проекте) в

140

объемном материале, слое кремния на сапфире (КНС) и в виде трехмерной ИС,

относятся как 195 : 132 : 56.

Основу технологии трехмерных ИС составляет процесс выращивания

полупроводниковых слоев (пленок) на аморфной диэлектрической подложке.

Для создания нового этажа трехмерной схемы к процессу роста

полупроводникового слоя добавляются процессы изготовления приборов соот-

ветствующего типа, которые исследованы и разработаны отдельно друг от

друга и достигли высокого уровня совершенства. Именно в области изучения

процессов роста слоев полупроводников на диэлектрических подложках

наблюдается в настоящее время большая активность.

Следует сразу оговорить, что речь идет о выращивании

монокристаллических слоев полупроводника на аморфной диэлектрической

подложке. В течение длительного времени исследовался процесс

эпитаксиального выращивания монокристаллического слоя кремния па

монокристаллической подложке из сапфира (структуры кремний на сапфире —

КНС). Неизбежно появление механических напряжений в пленке, вызванных

разностью коэффициентов теплового расширения, а также дефектов,

обусловленных несовпадением постоянных решетки. Большое влияние на

качество пленок оказывает процедура подготовки поверхности подложки перед

эпитаксиальным наращиванием. При нанесении пленок кремния по процедуре

молекулярной эпитаксии на тщательно очищенную поверхность качество

пленок повышается.

При осаждении кремния из газовой фазы на аморфную диэлектрическую

подложку в зависимости от режимов осаждения можно получить аморфную

или поликристаллическую кремниевую пленку с относительно малыми

размерами зерен. Общая идея заключается в том, чтобы получить затем

методами рекристаллизации монокристаллическую пленку кремния, качество

которой должно обеспечить получение высококачественных приборов.

Приборы типа полевого транзистора могут быть изготовлены

непосредственно на аморфном кремнии. Аморфный кремний с физической

точки зрения является очень интересным материалом. Он не имеет ярко

выделенной запрещенной зоны энергии, в которой нет (или очень мало) раз-

решенных для электронов состояний. В аморфном кремнии плотность

электронных состояний при переходе в «запрещенную зону» только

постепенно спадает. Однако эти состояния отличаются тем, что электроны,

попадая в них, имеют очень малую подвижность. В результате этого (и других

причин) подвижность электронов в аморфном кремнии в сотни раз меньше, чем

их подвижность в монокристаллическом кремнии; соответственно меньше и

быстродействие приборов. Поэтому МОП-транзисторы па аморфном кремнии

не могут рассматриваться как приборы, равноценные МОП-транзисторам на

кристаллическом кремнии.

Предложено и опробовано много методов рекристаллизации аморфного или

мелкокристаллического кремния: производилось сканирование нагретой до

плавления полоски материала, причем нагрев производился раскаленными

проволоками, полоской графита, сформированным в полоску электронным

пучком или светом непрерывного лазера; использовались также методы