Xilinx. ПЛИС с архитектурой FPGA семейства Spartan-2 (2, 5В)

2000 г. 25 стр. Краткое техническое описание.
Содержание
ОСОБЕННОСТИ
АРХИТЕКТУРА SPARTAN-II
Быстродействие
ОПИСАНИЕ АРХИТЕКТУРЫ
Матрица Spartan-II
Блок ввода-вывода
Ввод сигнала
Вывод сигнала
Банки ввода-вывода
Конфигурируемый логический блок
Таблица Преобразования
Запоминающие элементы
Дополнительная логика
Арифметическая логика
Буферы с тремя состояниями
Блочная память (Block RAM)
Программируемая трассировочная матрица
Локальные связи
Трассировочные ресурсы общего назначения
Трассировочные ресурсы для блоков ввода-вывода
Специальные трассировочные ресурсы
Глобальные трассировочные ресурсы
Распределение сигналов синхронизации
Модули автоподстройки задержки (DLL)
Периферийное сканирование (ПС)
Регистры данных
Порядок бит регистра данных ПС
Включение ПС в проект
СИСТЕМА ПРОЕКТИРОВАНИЯ
Размещение проекта в кристалл
Верификация проекта
КОНФИГУРИРОВАНИЕ КРИСТАЛЛА В УСТРОЙСТВЕ
Режимы конфигурирования
Сигналы конфигурации
Последовательность конфигурации
Инициализация конфигурирования
Очистка конфигурационной памяти
Загрузка конфигурационных данных
Проверка контрольной суммы
Последовательность вхождения в штатный режим работы
Последовательные режимы конфигурации
Подчиненный последовательный режим (Slave Serial)
Ведущий последовательный режим (Master Serial)
Подчинённый параллельный режим (Slave Parallel)
Запись
Преждевременное прекращение процедуры
Использование режима периферийного сканирования для конфигурирования Spartan-II
ОБРАТНОЕ СЧИТЫВАНИЕ
ХАРАКТЕРИСТИКИ СЕМЕЙСТВА SPARTAN-II ПО ПОСТОЯННОМУ ТОКУ
Диапазон максимально допустимым значений
Рекомендуемые значения
КОРПУСА
МАРКИРОВКА